芯查查-电子信息产业数据引擎

22 23 24 25 26 27 28 29 30 31

IC 品牌故事 | Wolfspeed：从LED到SiC，被中国厂商围追堵截的巨头

Wolfspeed ‌是一家专注于碳化硅（SiC）和氮化镓（GaN）等宽禁带半导体材料及器件研发和制造的企业，成立于1987年，最初是 Cree公司旗下的一个业务部门，主要从事 LED照明和第三代化合物半导体业务。2017年，Cree更名为Wolfspeed，专注于第三代半导体的纯垂直整合制造。作为曾经的全球霸主，Wolfspeed曾是全球最大的SiC基板制造商之一，2024年占据全球SiC衬底市场的33.7%份额。然而，由于激烈的市场竞争和疲软的需求，尤其是电动汽车需求弱化和工业市场增长放缓影响，该公司营收面临挑战。在2025财年第三季度（截至2025年3月30日），公司营收为1.85亿美元，低于上一季度的2.01亿美元。Wolfspeed甚至下调了2026财年的营收预测至8.5亿美元（约61.35亿元人民币），低于分析师预期的9.587亿美元（约69.19亿元人民币）。 2025年5月21日，这家曾掌握全球60%SiC衬底市场的行业先驱，股价单日暴跌57%，市值蒸发超10亿美元。三天后，它正式提交破产保护申请，四十年技术帝国轰然倒塌。这家企业如何从全球巨头陨落至此？芯查查与您一探究竟。起源：快餐店里诞生的SiC先锋故事要从1878年说起。在北卡罗纳州立大学里，Bob Davis实验室团队在一次实验中发现SiC的独特价值。他们研究如何使半导体在更高温度和功率下工作时，发现SiC的禁带宽度是硅的3倍，击穿电场强度达硅的10倍。这些特性让器件能在高温高压下稳定工作、能量损耗大幅降低、拥有高击穿场强等优点。于是，他们设计了一种在实验室生长SiC晶体的方法，并在公司成立后将SiC的技术推广开来。此时，有人看到了SiC未来的商业潜力。Bob Davis实验室团队的一员Eric Hunter和自家兄弟Neal Hunter 、自家老爹Charles Cree Hunter，三人在北卡罗纳州立大学旁的一家快餐店里决定成立一家专门研究SiC的公司——Cree，这便是日后SiC（SiC）霸主Wolfspeed的前身。为了拿到北卡罗纳州立大学有关SiC 的研究成果，他们刷爆信用卡，抵押房产，得到了2.5万美元用于公司的创立和初始运营。拿到了独家技术授权后，Bob Davis实验室团队有成员陆续加入Cree。人、财俱全后，Cree竭尽全力赚取他们的第一桶金，他们选择了蓝光 LED领域。 1989年8月，Cree推出全球首款采用间接带隙半导体SiC制成的商用蓝光LED，并在20世纪90年代成为全球最大蓝光LED芯片制造商。虽然这种蓝光LED发光效率不足0.03%（2006年CREE推出的XLamp XR-E LED刷新了当时的照明级亮度纪录），但和当时的竞争对手西门子和三洋的LED产品相比，已经拥有了不小的突破。这款基于SiC的蓝光LED获得了住友超百万美元的订单，Cree至此在LED届站稳脚跟。 Wolfspeed业务前身的诞生发生在1991年——Cree推出全球首片商用SiC晶圆。随后它陆续推出首款600V、1200V、1700VSiC肖特基二极管，以及首款1200VSiCMOSFET，并将其发展成为公司主力业务之一。 1992年，Cree公司的联合创始人John Palmour在SiC衬底MOS电容器专利的基础上，申请了一项具有里程碑意义的专利（US5506421A），该专利详细阐述了垂直沟槽栅极SiC MOSFET的设计方案。这些核心技术为Cree后续推出全球首款SiC功率MOSFET奠定了重要基础。凭借在SiC衬底蓝光LED领域的领先优势，Cree实现了快速发展，仅用不到六年时间就成功上市。1995年6月，公司开始布局第三代半导体材料——氮化镓（GaN），采用SiC作为衬底材料进行GaN外延生长。此后十余年间，公司在SiC和GaN领域持续取得突破性进展。 1998年，Cree率先开发出基于SiC衬底的GaN HEMT器件，其GaN MMIC展示了创纪录的功率密度，不仅验证了GaN替代GaAs器件的可行性，更在功率密度方面展现出显著优势，可实现更高功率输出或更小芯片尺寸。 21世纪初，公司进一步拓展SiC射频和功率器件业务。2002年推出首款商用600V SiC JBS肖特基二极管，为开发高效节能电源奠定了基础；2011年又率先推出SiC MOSFET产品。随着SiC技术的商业化成熟，Cree的LED照明业务也快速扩张，与西门子、大众汽车、日本信越、住友集团等国际企业建立了长期合作。1998年11月，公司宣布进军固态照明领域，产品线涵盖蓝光、紫外光、白光LED等。到21世纪初，Cree已跻身全球LED五大厂商之列，仅次于Nichia、Lumileds、Osram和Toyoda Gosei。尽管已取得显著成就，这家以"SiC商业化"闻名的企业并未止步。2004年，Cree通过收购Advanced Technology Materials（ATMI）公司，获得了GaN衬底和外延业务，大幅提升了相关产能。同时，公司注意到其主要客户如欧司朗、住友商社、首尔半导体等都在采购其LED芯片进行自主封装。为此，Cree决定向下游延伸，于2007年收购Cotco公司进入封装领域，并持续扩大封装产能。总之，这些创新奠定了Cree在第三代半导体领域的技术护城河。2010年和2015年，当业界还在摸索时，Cree已分别展示出6英寸和8英寸SiC晶圆样品。转型：LED风光不再，更名Wolfspeed 2016年7月，英飞凌宣布将以8.5亿美元的现金收购Cree旗下的Wolfspeed公司，最终收购告吹。原因是时任总统的川普政府声称是由于Wolfspeed公司生产的装置采用了具备军事用途的GaN，为了保护美国的国防工业技术，美国无法同意此次收购。美国外资投资委员会（CFIUS）也已告知英飞凌收购Wolfspeed功率与射频部门对美国国家安全构成了威胁。 2018年成为关键转折点。特斯拉Model 3首次在逆变器采用意法半导体的SiCMOSFET，让SiC站上新能源舞台中央。而Cree正是意法半导体的核心衬底供应商。这一年3月，英飞凌和Cree“重续前缘”。Cree宣布以3.45亿欧收购英飞凌的射频功率业务。同时，Cree做出战略抉择：剥离占营收近三分之二的LED业务，全力押注SiC半导体。为什么Cree要放弃老本行LED，转战第三代半导体？其一，LED行业被国内厂商“打入白菜价”。由于LED制造环节趋向标准化和通用化，早期的核心发明专利脱离保护年限，Cree的技术和制造优势消失。此外，中国厂商以规模化和性价比的优势划破LED市场，以三安广电、华灿光电、京东方为代表的中国照明厂商迅速崛起，逐渐把LED照明变成了一个由中国厂商把持的红海市场。其二，Cree在当时SiC、 GaN的技术和市场规模可谓一骑绝尘，SiC和GaN都被大规模应用到公司的LED芯片中。Cree在2004年收购ATMI，提高GaN衬底和外延的产能；2011年推出市场上第一个SiC MOSFET——CMF20120D；还有上文提及，Cree反收购英飞凌的射频功率业务。种种迹象表明从Cree从LED转型第三代半导体的决心。 Cree内部测算显示，电动车用SiC器件市场规模将在2025年达到30亿美元，年复合增长率超过50%。相比之下，LED市场增速已降至个位数。“我们确定将Wolfspeed作为未来主要增长驱动力。”时任CEO格雷格·罗尔在财报中宣布。2021年10月，公司正式更名为Wolfspeed，股票代码改为WOLF，寓意“像狼一样的领导力、智慧和坚韧”。更名后的Wolfspeed构建了完整产业链（截至2021年底）： 1）功率产品，主要包括SiC MOSFET 及裸芯片、SiC肖特基二极管、功率模块以及栅极驱动板； 2）射频产品，主要包括 28V、40V、50V 宽带应用场景的 GaN HEMT 器件以及适用于不同波段的碳化硅基氮化镓和 LDMOS 功率晶体管的产品组合；３）材料产品，主要包括SiC裸晶圆、外延片以及SiC晶圆上的 GaN 外延层。此外，公司还提供射频代工服务。此时的Wolfspeed如日中天，它掌握当时全球60%的SiC衬底产能，与英飞凌、瑞萨电子签订几十亿美元长期订单，与车企特斯拉、奔驰、捷豹、路虎达成合作，为其提供下一代电动汽车平台的SiC期间。美国政府也伸出橄榄枝，《芯片法案》承诺提供数十亿美元补贴，支持其纽约州SiC工厂扩建。当然，就在今年的5月30日，瑞萨电子因为Wolfspeed 的供应问题，宣布放弃进军SiC市场，2023年大手笔签下的20亿美元预付款（SiC裸晶圆和外延片的 10 年供应承诺），如今这笔资金恐难追回。扩张：雄心勃勃的战略反噬自2015财年起，这家公司连续十年未能实现盈利。亏损如滚雪球般扩大：2018财年2.8亿美元，2023财年3.3亿美元，到2024财年净亏损飙升至8.64亿美元。时至今日，Wolfspeed的债务高达约65亿美元，其中包括阿波罗全球管理公司持有的15亿美元优先担保贷款，年利息支出约8亿美元，现金储备仅13亿美元。财务失控的背后是四重战略失误：产能扩张的疯狂。公司在纽约州莫霍克谷建造全球最大200mmSiC工厂，同时推进北卡罗来纳州材料工厂建设。其中，单条8英寸产线投资超10亿美元，尤其是莫霍克谷工厂建厂时，斥资50亿美元，而该厂利用率在2024年底才刚过25%。激进的投资导致2021-2024财年wofspeed资本支出需求高达5.66亿美元/年。良率陷阱。2023财年，达勒姆6英寸工厂良率骤降，材料业务出货受阻。当管理层忙于救火时，8英寸产线又遭遇工艺瓶颈。市场预判的偏差。特斯拉2023年3月突然宣布“将SiC用量减少75%”，重创整个行业。欧美电动车市场增速放缓，许多欧美国家取消电动车补贴，导致消费成本增高，购车需求低迷，车企不得不推迟订单，Wolfspeed的晶圆产线空置率高，毛利率一降再降。迟迟未到的补贴。美国政策朝令夕改，《芯片法案》中的补贴和退税（原计划将退6亿美元）可能无法落实，对Wolfspeed的财务状况无疑是雪上加霜。梅开二度：继LED后，来自中国厂商的第二轮追赶在Wolfspeed紧盯欧美电动车市场的时候，中国电动车市场、光伏以超速规模扩张，给了中国第三代半导体厂商巨大的市场机会。中商产业研究院数据显示，2023年中国SiC外延片整体市场规模已达到约16.24亿元，至2026年中国SiC外延片市场规模有望上升至107亿元。技术和成本方面，2024年，中国厂商TanKeBlue（天科合达）、SICC（天岳先进）、长飞先进等近年来发展迅速，前两者分别以17.3%和17.1%位列第二、三名。其中，天岳先进在8英寸晶圆市场中占据领先地位，其在2024年年底首发全球12英寸SiC衬底，6英寸晶圆价格从1000美元砍至400美元，接近硅基器件成本；天科合达的8英寸衬底良率突破80%，此时Wolfspeed还受困于6英寸的良率问题；长飞先进5月底刚刚宣布正式投产SiC晶圆，成为目前国内规模最大的SiC半导体基地。从价格和技术层面，中国厂商在第三代半导体中卷出新高度。下游应用方面，中国新能源汽车市场一路高歌猛进，比亚迪、蔚来、小鹏等车企加速SiC器件导入；光伏逆变器领域国产化SiC器件占比逐年提升，占据领先优势。国内第三代半导体产业正在从“春秋时代”进入“战国时代”，竞争一定会激烈，这也是产业成熟化的必由之路。市场博弈的焦点会是技术领先性、技术创新能力、规模大小、性价比。重组：2025年的破产与自救 2025财年第三财季，Wolfspeed营收同比下滑7%，仅为1.85亿美元，且未提供第四财季的业绩指引。此外，公司预计2026年营收为8.5亿美元，低于分析师预期的9.587亿美元。公司经调整后每股亏损为72美分，亏损幅度较去年进一步扩大。图片来源：Wolfspeed官网 2025年5月21日，债权人谈判破裂的消息传出，股价单日腰斩。三天后，创立38年的技术先驱正式申请破产保护。Wolfspeed负债约为65亿美元（约合人民币470亿元）。其中包括2026年5月到期的5.75亿美元（约合人民币41.5亿元）期末付款。该公司表示，截至3月31日，该公司持有现金为13亿美元（约合人民币93.8亿元），仍能维持目前经营。需要强调的是，Wolfspeed 的破产清算（《美国破产法》中的chapter11）并非等同于企业倒闭，而是在破产保护下的业务重组，这是一种法律保护，帮助陷入财务困境的企业通过结构性调整，债务人可以在破产法院的监督下继续经营，寻求业务好转的可能。历史上也有在破产重组下涅槃重生的企业，如哥伦比亚航空集团（Avianca）、拉塔姆航空（LATAM）和墨西哥航空（AeroMéxico）在2020年新冠疫情期间申请Chapter 11破产保护，重组后，通过自身努力，最终让企业焕发出第二条生命线。 Wolfspeed也在积极进行自救。 Wolfspeed正在与债权人进行多轮谈判，试图通过债务重组来缓解财务压力。次级债权人机构已向Wolfspeed提交了一份提案，计划提供约6亿美元用于2026年到期的可转换债券再融资，并注入新的营运资金。同时，wofspeed关闭北卡罗来纳州达勒姆150mm工厂，裁员20%，整合设施。结语 2030年全球碳化硅衬底市场规模将达到24亿美元，而中国企业正以惊人的速度抢占技术制高点。在厦门士兰微的工厂里，机械臂精准抓取着8英寸SiC晶圆；而远在北卡罗来纳州，那座以创始人命名的John Palmour超级工厂，正等待破产重组后的新生。产业迭代的巨轮从未停歇，只是这一次，创新的火炬正在地球另一侧燃起更明亮的火焰。 Tips 截至发稿前，芯查查已收录Wolfspeed 物料数据、应用方案。点击此处，进入芯查查Wolfspeed 品牌页即可查看相关数据。

SiC

芯查查资讯 . 2025-06-03 1 4 5620
市场周讯 | 美国限制美EDA企业对华服务；NVIDIA发布Q1财报；中科曙光和海光信息战略重组

| 政策速览 1. 美国：美国商务部工业和安全局（BIS）已经向Synopsys、Cadence、西门子EDA这三家全球前三的EDA软件厂商发出通知，要求他们停止向中国部分客户提供服务，Synopsys、Cadence已经发布公告确认已经收到了BIS的通知。 BIS表示，如果交易一方位于中国或是中国的“军事最终用户”，则出口、再出口或在国内转让电子设计自动化软件和技术需要获得许可证，这些软件和技术属于《商业控制清单》上的出口控制分类号（ECCN）3D991和3E991。信中表示，BIS已确定，这些货物在中国或中国“军事最终用户”中使用或转移到“军事最终用途”的风险是不可接受的。 2. 工信部：工业和信息化部印发《算力互联互通行动计划》。其中提出，加速节点内互联。发挥服务器龙头企业牵引作用，联合产业链上下游共同开展新型高速互联总线协议设计开发应用。鼓励芯片、服务器、网络和软件等各领域主体推广远程直接内存访问等新型高性能传输协议技术，提升传输层多协议兼容适配能力。 3. 印度：印度总理莫迪近日宣布，印度首款“本土制造”芯片即将在该国东北部地区的半导体工厂下线。他表示，该地区正成为能源和半导体两大产业的战略要地。莫迪表示，这项成果不仅为印度尖端技术打开新局，也标志着该国东北地区在高科技产业版图中日益重要。 4. 中国：商务部近日印发《深化国家级经济技术开发区改革创新以高水平开放引领高质量发展工作方案》。支持国家级经开区集成电路、生物医药、高端装备制造等领域的外商投资项目优先纳入重大和重点外资项目清单。地方人民政府加大对国家级经开区外资标志性项目的支持力度，推动尽快落地建设。鼓励包括外资基金在内的各类资金投向国家级经开区新兴产业领域，培育孵化中小企业。指导国家级经开区落实好境外投资者以分配利润再投资递延纳税等税收优惠政策。 | 市场动态 5. Omdia：尽管受关税波动影响，2025年第一季度，全球电视出货量仍增长2.4%。得益于西欧和北美市场持续稳定的需求，以及中国政府补贴政策的带动，全球市场整体仍保持成长势头，即便面对日本市场疲软与关税的影响，依然实现增长。 6. Canalys：025年第一季度，欧洲（不含俄罗斯）智能手机出货量同比下降2%，至3240万部，主要受入门级设备需求疲软的影响。三星以1220万部的出货量稳居欧洲市场第一，同比小幅增长。 7. 日本：根据日本半导体制造装置协会（SEAJ）公布的最新数据，4月日本芯片设备销售额达4470.38亿日元，创1986年进行统计以来历史新高纪录，较去年同期大增14.9%，连续第16个月呈现增长。 8. TrendForce：DRAM方面，DDR5价格已出现放缓迹象，预计2025年第三季度DRAM整体价格涨幅将有所减缓。NAND闪存方面，现货价格自2月下旬以来上涨，目前已达到相对高位，购买动能正在降温。 9. TrendForce：以北美大厂为主的云服务厂商（CSP）持续加强AI投资，预期将带动企业级SSD需求于2025年第三季显著成长。在成品库存水位偏低的背景下，预期企业级SSD市场将转为供应吃紧，这将支撑价格出现上涨，预计2025年第三季度NAND Flash价格有望上涨5~10%。 10. 光大：预测今年AI眼镜全球销售同比大增135%达550万部，中国供应链市占率将超50%。 11. 市场：Q1微波传输市场强劲，印度、中东、非洲同比增长率预估82%、21%和26%，华为、爱立信、中兴通讯稳居全球前三。 12. 市场：Q1全球新能源车销量402万辆年增39%，比亚迪领跑纯电及插电混合式市场。 | 上游厂商动态 13. NVIDIA：截至 2025 年 4 月 27 日的第一季度收入为 441 亿美元，较上一季度增长 12%，较去年同期增长 69%。第一季度 GAAP 和非 GAAP 毛利率分别为 60.5% 和 61.0%。若不含 45 亿美元费用的影响，第一季度非 GAAP 毛利率应为71.3%。 2025 年 4 月 9 日，NVIDIA 收到美国政府通知，面向中国市场的 H20 产品出口需申请许可证。由于此项规定导致 H20 需求减少，NVIDIA 在 2026 财年第一季度因 H20 的库存积压和采购承诺而产生了 45 亿美元的费用。在新的出口许可要求实施前，2026 财年第一季度 H20 产品销售额为 46 亿美元。NVIDIA当季另有 25 亿美元的 H20 订单无法交付。 14. 瑞萨：瑞萨电子已放弃进军SiC市场的计划，该公司原定于今年开始生产SiC。此举可能源于Wolfspeed的预期破产——该公司原本是瑞萨电子的碳化硅晶圆供应商。2023年瑞萨曾向Wolfspeed支付20亿美元预付款以确保十年碳化硅晶圆供应，如今这笔资金恐难追回。 15. 杰华特：杰华特发布公告称，公司和全资子公司杰瓦特微电子（杭州）有限公司计划拟以合计3.19亿元，直接和间接收购南京天易合芯电子有限公司（简称“天易合芯”）合计40.89%股权的股东权益，并实际控制天易合芯合计41.31%的股权。此外，公司及杰瓦特将向天易合芯董事会合计委派三名董事成员，占其整体董事席位的五分之三，从而将其纳入公司的合并报表范围。 16. Wolfspeed：Wolfspeed宣布了一项最新人事任命，公司正式任命行业资深人士David Emerson博士为新设立的执行副总裁兼首席运营官（COO）一职，Emerson博士的职责将涵盖监督Wolfspeed的全球运营、供应链及质量部门。 17. 中科曙光&海光信息：曙光信息产业股份有限公司与科海光信息技术股份有限公司共同宣布，两家公司拟进行战略重组。截至2024年12月31日，海光信息前两大股东分别为中科曙光、成都国资，分别持股27.96%、17.00%。而且两家公司的实际控制人均为中国科学院计算技术研究所，这种紧密的股权关系和共同的“出身”，为此次合并奠定了坚实基础。中科曙光与海光信息之间的关联交易也较为频繁——2022年、2023年、2024年，中科曙光与海光信息的关联交易金额分别为29.12亿元、24.74亿元、36.89亿元，占海光信息收入的较大比例。 18. 芯科科技：芯科推出其第三代无线开发平台产品组合的首批产品，即采用先进的22纳米（nm）工艺节点打造的两个全新无线片上系统（SoC）产品系列：SiXG301和SiXG302。 19. Melexis：Melexis宣布，将任命齐玲女士和Kazuhiro Takenaka先生为董事会新成员。此次任命彰显Melexis在亚太地区（APAC）市场进一步拓展的坚定决心与宏伟抱负。 20. 三星：三星电子代工3nm工艺的良率仍维持在50%左右。 21. 长飞先进：长飞先进武汉基地一期已实现量产通线，这是目前国内规模最大的碳化硅半导体基地，可贡献国产碳化硅晶圆产能的30%，首片6寸碳化硅晶圆成功下线，到今年年底月产能可以达到3500片。长飞先进武汉基地还有8款产品正在验证阶段，年底有望达到12款，项目满产后可满足144万辆新能源汽车对高端芯片的需求。 22. 英特尔：晶圆代工厂联电（UMC）28日举行年度股东大会，联电首席财务官刘启东表示，公司与英特尔（Intel）合作开发的12nm制程是联电当前最重要的发展计划之一，预计该项目将在2027年实现量产。 23. 中微公司：中微公司董事长、总经理尹志尧表示，目前中微可以覆盖30%的集成电路设备。而在今后五到十年内，中微公司将与合作伙伴共同覆盖60%的集成电路高端设备，包括刻蚀、薄膜及量检测的全部设备，以及一部分湿法设备，成为平台式的集团公司。在宽禁带化合物半导体外延设备市场，中微公司开发了多种MOCVD设备。其中，碳化硅功率器件外延设备目前已经进入生产验证阶段，氮化镓Micro LED蓝绿光设备已经被核准并进入生产，氮化镓功率器件外延设备、砷化镓红黄光设备将在今年进入生产。 24. AMD：MD正为索尼新一代PlayStation Portable游戏机开发SoC芯片，考虑使用三星2纳米制程代工，尽管目前尚未确定订单，但双方正积极与正面地进行讨论。 25. 三星：三星提前停产MLC NAND闪存，通知只供应至6月，并通过涨价希望客户知难而退。同为韩国企业的乐金显示器（LGD）也没办法拿到三星货源，急找其他供货商调货。市场已对三星停供可能的供应短缺问题出现担忧，大力囤货。 26. 台积电：台积电一位高管表示，该公司将在德国慕尼黑开设一个芯片设计中心。台积电欧洲区总裁Paul de Bot透露，慕尼黑设计中心将于2025年第三季度开放，“该中心旨在支持欧洲客户设计高密度、高性能且高能效的芯片，主要面向汽车、工业、人工智能和物联网领域的应用。” 27. 京东方：由京东方科技集团打造的第6代新型半导体显示器件生产线在北京全面量产。京东方第6代新型半导体显示器件生产线总投资290亿元，占地面积42万平方米，设计月产能达5万片。该生产线以低温多晶氧化物和低温多晶硅技术为核心，采用1500mm×1850mm的6代线玻璃基板。 28. 现货：TI、ADI近期订单稳定，AMD、美满、高通、博通、英伟达需求呈上升趋势，英伟达4090出现订单骗局，交易需谨慎。 29. 涨价：部分原厂DDR4停产致市场出现“控盘”，行业DDR4内存条和服务器DDR4内存条报价大幅上调。 30. 华为：中国AI芯片有望首次在海外进行规模化部署，马来西亚计划采用华为昇腾GPU和DeepSeek大模型构建主权全自主全栈AI生态系统。 31. 砺算科技：在其官方公众号发文称：“2025年5月25日，在经历了长达3年多的研发，砺算科技首颗自研架构全自主知识产权GPU芯片在封装回片后已成功点亮，截至目前，结果符合预期。下一步，我司将根据台式机、笔记本、图形工作站等设备的需求，继续进行详细全面的软硬件测试和驱动优化工作。” 32. Arm：Arm表示，小米全新自研芯片采用Arm架构，标志着双方15年合作的里程碑。玄戒O1芯片由小米旗下玄戒芯片团队打造，采用最新的Armv9.2 Cortex CPU集群IP、Immortalis GPU IP和CoreLink系统互连IP，全面支持3nm先进制程工艺。在小米玄戒团队的后端和系统级设计下，这款芯片带来了出色的性能与能耗表现。 | 应用端动态 33. 海信：成立AI企业海信星海科技，将涉足机器人、智能家庭设备等多项AI业务。 34. Valve：游戏公司Valve创始人兼首席执行官加布·纽维尔（Gabe Newell）旗下的脑机接口初创公司Starfish Neuroscience宣布，计划在今年晚些时候生产其首款脑机接口芯片。Starfish表示，这枚芯片已经具备基础的“电生理”功能，理论上能实现“意念控制电脑”，也能用于某些疾病的神经治疗。 35. 雷鸟创新：正式推出年度旗舰AR眼镜——雷鸟X3 Pro。新品搭载第一代骁龙AR1平台，该平台集成高通 14-bit ISP、第三代 Hexagon NPU以及Adreno GPU。X3 Pro在交互、空间计算、重量与光学显示等核心技术上实现突破，并引入可视化Live AI交互等新玩法。 36. 李未可：李未可科技在新品发布上推出View AI拍摄眼镜搭载了第一代骁龙 AR1 平台，该平台集成高通 14-bit ISP 、 Hexagon NPU 以及 Adreno GPU。

半导体

芯查查资讯 . 2025-06-03 7 1 3460
企业 | 长飞先进碳化硅晶圆量产通线，年底月产能达3500片

5月28日，长飞先进武汉基地一期已实现量产通线，首片6寸碳化硅晶圆成功下线。据悉，长飞先进武汉基地项目总投资200亿、占地面积498亩，其中一期占地344亩，达产后将具备年产36万片外延、36万片6寸碳化硅晶圆、6100万个碳化硅功率模块的制造能力。长飞先进武汉晶圆厂总经理李刚表示，基地最新下线的6英寸碳化硅晶圆的主要应用场景是新能源汽车的主驱，“已通过车规可靠性标准认证，首批良率达到97%”。年底爬坡至3500片/月碳化硅作为第三代半导体的代表，其自身的材料特性决定了其在高压高功率领域具有独特优势，碳化硅功率器件相对硅基器件效率更高、尺寸更小，在新能源汽车、光伏、储能等领域快速渗透。长飞先进此前在安徽已经建设完成具有年产6万片碳化硅 MOSFET晶圆制造能力的芜湖基地，武汉基地是其扩产规划的重要载体。2023年8月，长飞先进与武汉东湖高新区签署了第三代半导体功率器件研发生产基地项目合作协议。 “我们在2023年7月来武汉考察选址，当时周边还是个村庄，协议签订后得到了各级政府的支持。9月就开始动工，仅用21个月就建成投产，这个速度在其他地方是难以想象的。”李刚表示。在规划时，长飞先进瞄准的是高端碳化硅功能器件芯片的国产化。在李刚看来，当前经常提到的“碳化硅产能过剩”只是集中在低端产能上，真正应用在新能源主驱的国产碳化硅芯片还不到10%，有着巨大的替代空间。过去一个月，武汉基地接待了来自全球各地的客户、上下游伙伴。李刚告诉《科创板日报》，“大家对于武汉基地的量产状态都是比较满意的，目前已经有客户的产品在做验证，可能过几个月就能正式进入量产阶段。” 现阶段，武汉基地的核心工作是尽快完成产能爬坡，据李刚估计，到今年年底月产能可以达到3500片。除了目前下线的首款晶圆之外，长飞先进武汉基地还有8款产品正在验证阶段，年底有望达到12款，项目满产后可满足144万辆新能源汽车对高端芯片的需求。年轻的“独角兽” 今年是碳化硅产能爆发的一年，三安光电、芯联集成、士兰微等厂商先后启动8英寸碳化硅产线建设，并预计在今年内量产。相比于它们，长飞先进相当年轻，但武汉基地如能按期达产，将会成为国内最大的碳化硅半导体厂商之一。长飞先进半导体的诞生，始于长飞光纤。据长飞光纤光缆股份有限公司执行董事兼总裁、长飞先进董事长庄丹介绍，当时长飞光纤预判到新能源汽车产业的功率半导体是一个非常重要的市场方向，再基于长飞一直坚持的多元化战略，带领联合投资团队完成了对长飞先进的收购。之后，长飞先进半导体大手笔引进了上百名拥有半导体国际大厂背景的核心团队成员，成功实现芜湖基地的量产，从光伏、储能、充电桩到新能源汽车等应用领域的全覆盖。 2023年8月，长飞先进半导体宣布完成超38亿元A轮股权融资，创下年内第三代半导体赛道融资记录，投资方阵容也非常豪华，吸引到光谷金控、浙江国改基金、中金资本旗下基金（中金上汽、中金瑞为、中金知行、中金启合）、海通并购基金、国元金控集团旗下基金（国元股权、国元基金、国元创新）等29家投资机构参与进来。其中，光谷金控是出资最高的新股东。光谷金控董事长秦军曾表示，长飞先进是国内领先的第三代半导体功率器件制造厂商，其武汉基地项目对于打造光谷碳化硅芯片制造龙头，完善化合物半导体产业链具有重要意义。之后，长飞先进武汉基地快速启动，这座总投资超200亿元的是国内首座全智能化碳化硅器件制造标杆工厂。据李刚介绍，“晶圆生产的所有环节都通过全自动化的天车系统来完成，保证洁净度的同时，进一步提升了生产效率和产品良率。目前工厂只需要80多名产线工人就能维持24小时，四班倒地连续运行。” 未来，长飞先进武汉基地还预留了154亩的二期发展用地。按照公司董事长庄丹的规划，在基地一期实现满产之后，会启动二期的建设。

SiC

科创板日报 . 2025-05-30 3 1 2120
方案 | 爱仕特SiC三电平方案：突破工商储能PCS高效极限

在全球能源转型与“双碳”战略驱动下，工商业储能系统对储能变流器（PCS）的效率、功率密度和可靠性需求显著提升。传统硅基IGBT因开关损耗高、高温性能不足，难以适配高频化、高功率化的储能场景。碳化硅（SiC）器件凭借宽禁带材料的先天优势，成为技术破局的关键。工商业储能PCS：能源变革的核心枢纽能源转型驱动储能爆发 • 全球碳中和目标推动可再生能源占比飙升（2025年预计达38%），其间歇性催生对储能“电力海绵”的迫切需求。政策与市场双轮驱动下，储能成为新型电力系统刚需。 • 工商业储能市场潜力巨大，预计占2025年全球储能装机量的10%-15%（超40GWh）。工商业场景呼唤储能 • 用电特征：显著峰谷差（尖峰可达谷值3倍+）与秒级间歇性负荷（精密制造、数据中心）。 • 传统痛点：火电调峰僵化，导致需量电费高企与变压器容量闲置。 • 储能配置可提升园区绿电消纳能力20个百分点，其毫秒级响应特性有效平抑风光波动对精密设备的冲击。 • 储能价值：提升绿电消纳能力，毫秒级平抑波动保障精密设备，是构建弹性用能体系、获取绿电溢价的核心设施（尤其在分时电价与碳排双控背景下）。 PCS：储能系统的核心大脑 • 工商业储能PCS（Power Conversion System，储能变流器）是储能系统的核心部件，承担储能电池与电网之间电能双向转换及智能调控的关键职能。 ▲储能系统工作模式 • 核心功能：交直流变换、充放电管理、电网同步、多模式运行，直接支撑用户能源优化、降本增效和供电可靠性。 ▲储能设备系统框图高频化挑战：工商业储能的时代命题工商业场景对储能系统提出极致要求：高功率密度（空间受限）、高能源效率（成本敏感）、毫秒级动态响应（电能质量严苛）。空间与成本的刚性约束 • 工商业场地（如物流园区、工厂）空间有限且对度电成本（LCOE）极度敏感。严苛的动态响应需求 • 精密制造（如半导体±0.5%电压波动）、数据中心等要求储能毫秒级负荷跟随。 • 传统硅基PCS（开关频率≤20kHz）响应不足，成为瓶颈。碳化硅（SiC）：重塑PCS基因的颠覆力量 SiC材料的突破性特性（超低损耗、高频能力、高温稳定性）赋能PCS革命性升级。效率与性能跃升 • 效率显著提升：导通/开关损耗大幅低于IGBT。 • 高频突破：支持>50kHz开关频率（远超IGBT的<20kHz）。 • 高温可靠：耐受175℃+结温，适应持续高负荷。 ▲SiC的物理优势系统级重构优势 • 毫秒级响应：满足最严苛调频要求（±1%精度）。 • 拓扑优化：用SiC两电平方案替换IGBT I型三电平，也可以用SiC三电平方案平替IGBT T型三电平，器件减少30%，故障率降低50%。 • 热管理革新：优异热导率结合先进封装，散热系统体积缩小40%，甚至可自然冷却。经济性与产业变革 • 全周期成本优化：国产SiC成本趋稳，系统初始成本降5%，投资回报周期缩短2.4个月。 • 国产化加速：国内产业链完善（预计2025年产能占全球50%），车规技术迁移助力规模化。 • 替代趋势明确： SiC方案将主导未来PCS市场，IGBT退守低端。工商业储能PCS主流拓扑及爱仕特SiC方案 T 型三电平拓扑 • 适用场景：中高功率工商业储能（100kW-1MW），需兼顾效率与电能质量的项目。 ▲T 型三电平拓扑结构 ▲T 型三电平SiC功率模块推荐 I 型三电平拓扑 • 适用场景：大功率场景（如125kW工商业储能）。 ▲ I 型三电平拓扑结构 ▲ I 型三电平SiC功率模块推荐两电平拓扑 • 适用场景：在中低压领域具有较高的转换效率和可靠性。 ▲两电平拓扑结构 ▲ 半桥两电平SiC功率模块推荐 ▲ 全桥两电平SiC功率模块推荐结语 •未来，随着8英寸SiC衬底量产与国产化进程加速，SiC方案将逐步替代IGBT方案主导工商业储能PCS市场。在“碳中和”目标与全球能源变革的双重驱动下，爱仕特“量产一代、研发一代、储备一代”的创新模式，将持续推动器件性能向更高功率密度和更低损耗目标迭代，为中国新能源产业的高质量发展注入持久动力。

爱仕特

深圳爱仕特科技有限公司 . 2025-05-30 2 4 1690
方案 | 高效机器人拣选系统：莱迪思FPGA与结构光扫描技术的结合之道

使用结构光三维扫描技术进行随机抓取在工厂自动化中发挥着重要作用。它使机器人能够从料箱中拾取具有随机姿态的已知物体，并将物体分类，以便进行下一步装配。本白皮书介绍了莱迪思FPGA如何赋能系统设计，特别是如何降低系统的BOM成本。通过集成莱迪思的FPGA解决方案，您可以构建一个经济高效的随机拣选系统。结构光三维扫描结构光三维扫描通过将网格或条纹等光图案投射到物体表面，来捕捉物体的三维形状。这些图案的变形由摄像头记录，并通过专用算法处理生成详细的三维模型（见图1）。该技术广泛应用于工业设计、质量控制、增强现实游戏和医学成像等领域。与基于激光的三维扫描相比，结构光扫描仪使用LED或投影仪等非相干光源，可实现更快的数据采集，并消除了激光可能带来的安全隐患。然而，结构光扫描的精度可能受外部因素影响，包括环境光照条件和被扫描物体的反射特性。将窄带光投射到三维表面时，会产生一条照明线，从投影仪以外的视角观察时，该照明线会呈现扭曲形态。通过分析这种扭曲可重建表面几何形状，这一技术被称为光切法。一种更高效通用的方法是同时投射由多条条纹或任意条纹组成的图案。该方法可一次性获取大量数据点，显著提高扫描速度。从不同角度观察时，投射的图案会因物体表面形状而出现几何扭曲，从而实现精确的表面重建。尽管存在多种结构光投射技术，但平行条纹图案是最常用的技术之一。通过分析这些条纹的位移，可准确确定表面细节的三维坐标。图1：结构光3D扫描随机料箱抓取随机抓取是计算机视觉与机器人学的核心问题。其目标是让搭载传感器和摄像头的机器人，使用真空吸盘、平行夹爪或其他类型的机器人末端执行器，从料箱中拾取随机位姿的已知物体。这种拾取功能主要用于工厂，从随机堆叠物体的料箱中分拣出物体，以便进行下一步装配。现代的随机料箱抓取取通常采用结构光三维扫描技术，获取每个物体的详细三维信息。系统从三维信息中恢复物体形状并确定其空间方位。计算机视觉在目标识别和抓取点计算中起主要作用。对于复杂物体，还会利用用户提供的CAD信息（如详细形状信息），通过几何匹配辅助目标检测。近年来，基于机器学习的目标检测与分割等方法被用于处理更复杂的情况。计算中的一个重要因素是识别物体的重叠情况，确保机械臂拾取的是未被其他物体遮挡的目标。否则，由于目标物体上方存在其他物体，抓取可能失败。基于计算结果，机械臂将物体拾取并移动至目标位置。该解决方案通常由通过以太网连接的两个模块组成：传感器模块和计算模块。传感器模块向料箱投射结构光，并通过摄像头捕获反射图像。捕获的图像传输至具备强大计算资源（如CPU、GPU）的计算模块，执行上述所有计算。最终目标坐标将被传输至机器人控制模块（见图2）。图2：传感器模块向料箱投射结构光莱迪思的解决方案在我们的解决方案中，我们通过以下方式对设计进行划分：传感器模块中的FPGA分担计算模块的计算任务，并通过发送一张编码图像而非一系列原始图像，降低两个模块之间的以太网连接带宽。这不仅加快了感知环节的速度，还降低了计算模块的物料成本（BOM）。在传感器模块中，针对结构光三维扫描，FPGA生成图像序列并逐张发送至投影仪。发送一张图像后，FPGA触发摄像头传感器，采集与刚发送至投影仪的图像对应的料箱图像。这确保了逐帧同步，并支持每帧更换图像以实现快速扫描。我们在生成的图像中使用的灰度二进制图案包括正、负、水平、垂直图案以及全白和全黑图案，图像数量为41张。摄像头捕获的图像序列通过MIPI CSI链路返回至FPGA。FPGA将这些图像编码为10位编码图像，该图像可标识生成图像中对应像素的位置。此编码图像将传输至计算模块。这种编码方式显著降低了与计算模块之间的以太网链路带宽需求。例如，在1080p分辨率下，若发送原始图像需传输1920×1080×8b×41=680MB数据，编码图像仅需1920×1080×10b×2=41MB（减少16倍），这大幅降低了以太网链路的带宽要求。在计算模块中，三角测量算法根据给定的编码图像生成深度图像。该深度图像用于目标检测（分割）和抓取点计算（见图3）。图3：莱迪思解决方案为获取每个像素的深度信息，需对每个像素执行三角测量，这是高度重复的像素级计算，可并行处理。莱迪思FPGA可通过执行三角测量并生成深度图，将此任务从计算模块中分担出来。生成的深度图可传输至计算模块，从而降低计算模块的计算需求，减少计算资源的使用并降低物料成本（BOM）。或者，用户可在使用相同计算资源的同时拓展额外功能，因为三角测量部分已转移至FPGA。类似地，FPGA可执行全部或部分基于机器学习的目标检测与分割，进一步减轻计算模块的负担（见图4）。完成编码图像生成任务的FPGA是莱迪思CrossLink™-NX或Certus™-NX，而若需进一步分担任务，则需要莱迪思CertusPro™-NX、Avant™或Certus™-N2（Nexus™ 2）系列FPGA。此外，系统需要HyperRAM或LPDDR等外部存储器来存储采集的图像并生成编码图像；若要通过生成的深度图进一步分担计算任务，则需要配备LPDDR存储器。莱迪思FPGA的小尺寸和低功耗特性使其能够集成于塑料外壳内，无需风扇、散热器等额外散热组件，从而实现小型化、低成本的传感器模块设计。图4：莱迪思FPGA的优势作为验证相关概念和算法的开发平台，我们构建了一个概念验证演示系统。当前的概念验证演示系统基于通用投影仪（NEC NP-M300X LCD投影仪）和CPNX VVML开发板搭建，计算模块采用NVIDIA Jetson Orin Nano，机械臂则使用UFACTORY LITE6，通过Python代码进行控制。通用投影仪的使用存在一定局限性。例如，投影仪会执行逐帧图像补偿以提升人眼观看清晰度，但这会影响图案形状和亮度，因此我们需要等待补偿效果消失，导致最多只能每隔一帧更换图像（而非每帧更换）。此外，投影仪的原生输入分辨率为 XGA（1024×768），若输入1080p图像，投影仪内部的缩放器会产生抖动并破坏图案，因此演示中使用XGA分辨率。对于产品场景，建议采用DLP快速帧率投影仪（见图5）。图5：概念验证演示系统结论莱迪思FPGA支持基于结构光三维扫描的随机料箱抓取技术。莱迪思FPGA的使用能够降低两个模块的物料成本（BOM）： 1）计算模块（任务分担至FPGA） 2）传感器模块（塑料外壳内无需散热组件）

Latticesemi

Latticesemi . 2025-05-30 1 1075
技术 | 在阿里云 PAI 上一键部署和使用 NVIDIA Cosmos Reason-1 模型

NVIDIA 近期发布了 Cosmos Reason-1 的 7B 和 56B 两款多模态大语言模型 (MLLM)，它们经过了“物理 AI 监督微调”和“物理 AI 强化学习”两个阶段的训练。其中，Cosmos Reason-1-7B 已经开源，其基于 Qwen2.5-VL 使用物理常识和具身推理数据进行了后训练。阿里云 PAI-Model Gallery 现已集成 Cosmos Reason-1-7B 模型并提供企业级部署方案，本文介绍如何在阿里云人工智能平台 PAI (Platform of AI) 上快速部署和使用该模型。 NVIDIA Cosmos 平台 NVIDIA Cosmos™ 是一个世界基础模型 (WFM) 的开发平台，整合了先进的分词器、护栏以及用于加速数据处理和管理的工作流，它为世界模型的训练提供支持，并加速智能驾驶汽车 (AV) 和机器人的物理 AI 开发。 Cosmos 提供了一系列预训练多模态模型，开发者可以开箱即用，包括用于世界生成和后训练的 Cosmos Predict、生成大规模可控且高保真合成数据的 Cosmos Transfer、物理 AI 推理的 Cosmos Reason 以及过滤不安全输入并确保输出一致性和安全性的 Cosmos Guardrail 等。其中，NVIDIA Cosmos Reason-1 是一款可完全定制的多模态 AI 推理模型，它专门为理解运动、物体交互以及时空关系而构建。基于思维链 (Chain-of-thought, CoT) 推理，Cosmos Reason-1 模型可以解读视觉输入、根据给定的提示词预测结果、并基于推理给出优化分析和决策。该模型基于真实世界的物理规律实现推理，从而生成清晰且能够感知上下文环境的自然语言回复。Cosmos Reason-1 既可以作为其他物理 AI 模型的数据清洗和质量过滤工具，也可以作为规划模型用于推理具身智能体下一步的行为。阿里云 PAI-Model Gallery 集成的 Cosmos Reason-1-7B PAI-Model Gallery 是阿里云人工智能平台 PAI 产品组件，集成了众多 AI 开源社区中优质的预训练模型，并且基于开源模型支持零代码实现模型训练（微调）、压缩、评测、部署和推理的全部过程，提供更快、更高效、更便捷的 AI 应用体验。此外，它还提供开箱即用的 API，并且支持企业级数据安全。 Cosmos Reason-1-7B 集成到阿里云 PAI-Model Gallery，标志着用户能够在“AI + 云”的范式下，通过预训练模型的即用性与模块化设计，显著降低多模态技术栈选型的复杂度及模型适配成本。企业和开发者现在可以基于领先的云原生平台，实现从原始视觉数据输入到物理约束驱动的高级推理输出的端到端开发，从而加速物理 AI 从原型到生产级部署的全生命周期。在阿里云 PAI 上一键部署 Cosmos Reason-1-7B 本节介绍 Cosmos Reason-1-7B 模型在阿里云人工智能平台 PAI 上进行一键部署，以及模型验证的实践。 1. 在 PAI-Model Gallery 模型广场找到 Cosmos Reason-1-7B 模型。以阿里云新加坡和中国大陆的节点为例，模型直达链接如下：中国大陆: https://pai.console.aliyun.com/?regionId=cn-beijing#/quick-start/models/Cosmos-Reason1-7B/intro 新加坡: https://pai.console.aliyun.com/?regionId=ap-southeast-1#/quick-start/models/Cosmos-Reason1-7B/intro 该图片来源于阿里云，若您有任何疑问或需要使用该图片，请联系阿里云，下同 2. 在模型详情页右上角点击「部署」，在选择计算资源后，即可一键完成模型的云上部署。 3. 部署成功后，在服务页面可以点击“查看调用信息”获取调用的 Endpoint 和 Token，想了解服务调用方式可以点击“预训练模型”链接，返回模型介绍页查看调用方式说明。 4. 使用推理服务：您可以使用 API 调用模型服务，也可以使用 PAI 提供的 WebUI 界面与模型交互。模型实测实测使用 NVIDIA Research 官网上的视频案例作为模型输入。视频中一个人正在往杯子中倒牛奶，我们给模型的问题是：“视频中的人将牛奶倒入杯子以后，下一步最合理的动作是什么？”模型的回答展示出模型考虑到了人物下一步动作的各种可能性，甚至考虑到了倒完牛奶放好奶瓶后，用勺子搅拌牛奶和咖啡，最后模型在进行了一番深入思考后得出了结论，下一步是“将奶瓶放回到台面上”。从这个例子可以看出，模型准确地“理解”了视频中人的动作并给出了正确的预测，这种对运动、物体交互以及时空关系的理解及预测能力一般难以做到，而且模型输出了完整的思维链，让我们能清楚地知道模型的整个思考过程。下面附上完整的视频、输入问题、模型输出结果，供大家参考。 Question：The overall goal is "The agent pours milk into the cup". The agent in the video is currently performing one subtask out of many to complete this instruction. For the agent in the video, what is the most plausible next immediate subtask? Model outputs：The agent is currently pouring milk into the cup. The next immediate subtask after pouring would logically be to stop pouring once the desired amount is achieved. Then, the agent would need to place the milk bottle back on the countertop. After that, they might close the bottle's cap to prevent spills. Finally, they could stir the mixture with the spoon to mix the milk and coffee thoroughly. However, since the current action is pouring, the very next step after pouring would be to stop pouring and set the bottle down. But the question asks for the most plausible next immediate subtask. Since the pouring is ongoing, the next step after completing the pour would be to place the milk bottle back on the countertop. Alternatively, if the pouring is still in progress, maybe adjusting the angle to ensure all milk is poured. But given the context, the agent is actively pouring, so once that's done, placing the bottle down makes sense. However, the answer might be to stop pouring and set the bottle aside. But the exact next step after pouring would be to place the bottle back. Alternatively, maybe the agent needs to check if the cup is full enough. But the most logical next step after pouring is to stop and place the bottle down. So the answer is likely "Place the milk bottle back on the countertop." 即将到来：基于 NVIDIA Cosmos Reason-1 tools 的模型后训练最佳实践 NVIDIA 也开源了 Cosmos Reason-1 tools，它是用于在 Cosmos Reason-1 基准测试上训练和评估模型的脚本。它提供的模型后训练脚本 (SFT + RL) 将加速企业和开发者基于自有数据定制 Cosmos Reason-1 模型，从而创建专属的 physical AI 模型。阿里云 PAI 团队测试的 Cosmos Reason-1 tools 的性能表现如下：在 Qwen2.5-32B-Instruct 模型和 gsm8k 数据集 (Batch size = 2,048) 组合上进行后训练测试，相比其他开源框架，Cosmos Reason-1 tools 在小规模集群上实测有 1-2 倍的性能加速。PAI 将在近期集成 Cosmos Reason-1 tools 的模型后训练能力。通过阿里云 PAI 上手实践 NVIDIA Cosmos Reason-1-7B 模型您可以根据所在区域，在阿里云国际站的新加坡或中国大陆节点，通过阿里云 PAI 使用 Cosmos Reason-1-7B 模型，更多 Cosmos 相关资源请查： Cosmos 开发者官网： https://www.nvidia.cn/ai/cosmos/ Cosmos Reason-1 GitHub: github.com/nvidia-cosmos/cosmos-reason1 Cosmos 开发文档： https://docs.nvidia.com/cosmos/ NVIDIA Research 论文: Cosmos-Reason1: From Physical Common Sense To Embodied Reasoning: https://arxiv.org/abs/2503.15558

NVIDIA

NVIDIA英伟达企业解决方案 . 2025-05-30 1 1175
技术 | 如何为逐次逼近型ADC设计可靠的数字接口？

逐次逼近型模数转换器（因其逐次逼近型寄存器而称为SAR ADC）广泛运用于要求最高18 位分辨率和最高5 MSPS 速率的应用中。其优势包括尺寸小、功耗低、无流水线延迟和易用。主机处理器可以通过多种串行和并行接口（如SPI、I2C 和LVDS）访问或控制ADC。本文将讨论打造可靠、完整数字接口的设计技术，包括数字电源电平和序列、启动期间的I/O 状态、接口时序、信号质量以及数字活动导致的误差。数字I/O 电源电平和序列多数SAR ADC 都提供独立的数字I/O 电源输入（VIO 或 VDRIVEVDRIVE），后者决定接口的工作电压和逻辑兼容性。此引脚应与主机接口（MCU、DSP 或FPGA）电源具有相同的电压。数字输入一般应在DGND − 0.3 V与 VIO+ 0.3 V 之间，以避免违反绝对最大额定值。须在 VIO引脚与DGND 之间连接走线短的去耦电容。采用多个电源的ADC 可能拥有明确的上电序列。应用笔记AN-932 电源时序控制为这些ADC 电源的设计提供了良好的参考。为了避免正向偏置ESD 二极管，避免数字内核加电时处于未知状态，要在接口电路前打开I/O 电源。模拟电源通常在I/O电源之前加电，但并非所有ADC 均是如此。请参阅并遵循数据手册中的内容，确保序列正确。启动期间的数字I/O 状态为了确保初始化正确无误，有些SAR ADC 要求处于某些逻辑状态或序列，以实现复位、待机或关断等数字功能。在所有电源都稳定之后，应施加指定脉冲或组合，以确保ADC 启动时的状态符合预期。例如，一个高脉冲在RESET 上持续至少50 ns，这是配置AD7606 以使其在上电后能正常运行所必须具备的条件。在所有电源均完全建立之前，不得切换数字引脚。对于SARADC，转换开始引脚CNVST 可能对噪声敏感。在图1 所示示例中，当AVCC、DVCC 和VDRIVE 仍在上升时，主机cPLD 拉高CNVST。这可能使 AD7367 进入未知状态，因此，在电源完全建立之前，主机应使 CNVST 保持低电平。图1. 在电源上升时拉高 CNVST 可能导致未知状态。数字接口时序转换完成之后，主机可以通过串行或并行接口读取数据。为了正确读取数据，须遵循特定的时序策略，比如，SPI 总线需要采用哪种模式等。不得违反数字接口时序规范，尤其是ADC 和主机的建立和保持时间。最大比特率取决于整个循环，而不仅仅是最小额定时钟周期。图2 和下列等式展示了如何计算建立和保持时间裕量。主机把时钟发送至ADC 并读取ADC 输出的数据。图2. 建立和保持时序裕量。 tCYCLE = tJITTER + tSETUP + tPROP_DATA + tPROP_CLK + tDRV + tMARGIN tCYCLE : 时钟周期 = 1/fCLOCK tJITTER: 时钟抖动 tSETUP: 主机建立时间 tHOLD: 主机保持时间 tPROP_DATA: 从ADC 到主机的传输线路的数据传播延迟 tPROP_CLK: 从主机到ADC 的传输线路的数据传播延迟 tDRV: 时钟上升/下降沿后的数据输出有效时间 tMARGIN: 裕量时间大于等于0 表示达到建立时间或保持时间要求，小于0 表示未达到建立时间或保持时间要求。主机建立时间裕量 tMARGIN_SETUP = tCYCLE, min – tJITTER – tSETUP – tPROP_DATA – tPROP_CLK – tDRV, MAX 建立时间等式以最大系统延迟项定义最小时钟周期时间或最大频率。要达到时序规格，必须大于等于0。提高周期（降低时钟频率）以解决系统延迟过大问题。对于缓冲器、电平转换器、隔离器或总线上的其他额外元件，把额外延迟加入tPROP_CLK 和 tPROP_DATA. 类似地，主机的保持时间裕量为 tMARGIN_HOLD = tPROP_DATA + tPROP_CLK + tDRV – tJITTER – tHOLD 保持时间等式规定了最小系统延迟要求，以避免因违反保持时间要求而出现逻辑错误。要达到时序规格，必须大于等于0。 ADI 公司带SPI 接口的许多SAR ADC 都是从 CS 或 CNV的下降沿为MSB 提供时钟信号，剩余的数据位则跟随SCLK 的下降沿，如图3 所示。在读取MSB 数据时，要使用等式中的tEN而非tDRV . 图3. AD7980 3 线 CS 模式下的SPI 时序因此，除了最大时钟速率以外，数字接口的最大工作速率也取决于建立时间、保持时间、数据输出有效时间、传播延迟和时钟抖动。在图4 中，DSP 主机访问AD7980处于3 线CS模式下，其中，VIO = 3.3 V。DSP 锁存SCLK 下降沿上的SDO 信号。DSP的额定最小建立时间为5 ns，最小保持时间为2 ns。对于典型的FR-4PCB 板，传播延迟约为180 ps/in。缓冲器的传播延迟为5 ns。CNV、SCLK 和SDO 的总传播延迟为 tprop = 180 ps/in × (9 in + 3 in) + 5 ns = 7 ns. tJITTER = 1 ns. 主机SCLK 的工作频率为30 MHz，因此，tCYCLE = 33 ns. tSETUP_MARGIN = 33 ns − 1 ns – 5 ns – 7 ns – 11 ns – 7 ns = 2 ns tHOLD_MARGIN =11 ns + 7 ns + 7 ns – 1 ns – 2 ns = 22 ns 建立时间和保持时间裕量均为正，因此，SPI SCLK 可以在30 MHz下工作。图4. DSP 和AD7980 之间的数字接口。数字信号质量数字信号完整性（包括时序和信号质量）确保：在额定电压下接收信号；不相互干扰；不损坏其他器件；不污染电磁频谱。信号质量由多个项定义，如图5 所示。本部分将介绍过冲、振铃、反射和串扰。图5. 常用信号质量规格。反射是阻抗不匹配导致的结果。当信号沿着走线传播时，每个接口处的瞬时阻抗都不相同。部分信号会反射回去，部分信号会继续沿着线路传播。反射可能在接收器端产生过冲、欠冲、振铃和非单调性时钟边沿。过冲和欠冲可能损坏输入保护电路，或者缩短IC 的使用寿命。图6 所示为AD7606的绝对最大额定值。数字输入电压应在–0.3 V 和VDRIVE+ 0.3 V 之间。另外，如果振铃高于最大 VIL或小于最小VIH可能导致逻辑误差。图6. AD7606 的绝对最大额定值。为了减少反射：尽量缩短走线的长度控制走线的特性阻抗消除分支使用适当的端接方案用环路面积小的固体金属作为返回电流参考平面使用较低的驱动电流和压摆率针对走线特性阻抗的计算，目前有许多软件工具或网站，比如Polar Instruments Si9000 PCB 传输线路场求解器。借助这些工具，特性阻抗计算起来非常简单，只需选择传输线路型号并设置相应的参数即可，比如电介质类型和厚度以及走线宽度、厚度和隔离。作为一种新兴标准，IBIS 用于描述IC 数字I/O 的模拟行为。ADI提供针对SAR ADC 的IBIS 模型。预布局仿真可检测时钟分布、芯片封装类型、电路板堆叠、网络拓扑结构和端接策略。也可检测串行接口时序限制以便为定位和布局提供指导。后仿真可验证设计是否符合所有指导方针和限制的要求，同时检测是否存在反射、振铃、串扰等违反要求的情况。在图7 中，一个驱动器通过一条12 英寸的微带线路连接SCLK1，另一个驱动器通过一个与微带串联的43 Ω 电阻连接SCLK2。图7. 驱动AD7606 SCLK。在图8 中，SCLK1 上的大过冲违反了–0.3 V 至+3.6 V 的绝对最大额定值。串联电阻可减小SCLK2 上的压摆率，使信号处于额定值之内。图8. AD7606 IBIS 过冲模型仿真。串扰是能量通过互电容（电场）或互感（磁场）在并行传输线路间耦合的情况。串扰量取决于信号的上升时间、并行线路的长度以及它们之间的间距。控制串扰的一些常用方法为：增加线路间距减小并行布线使走线靠近参考金属平面使用适当的端接方案减小信号压摆率数字活动导致的性能下降数字活动可能导致SAR ADC 性能下降，使SNR 因数字地或电源噪声、采样时钟抖动和数字信号干扰而减小。孔径或采样时钟抖动设定SNR 限值，尤其是对高频输入信号。系统抖动有两个来源：来自片内采样保持电路的孔径抖动（内部抖动），以及采样时钟上的抖动（外部抖动）。孔径抖动为转换间的采样时间变化，为ADC 的函数。采样时钟抖动通常为主要误差源，但两个源都会导致模拟输入采样时间变化，如图9所示。它们的影响难以区分。总抖动会产生误差电压，ADC 总SNR 的限制因素为其中，f 为模拟输入频率，tJ为总时钟抖动。例如，当模拟输入为10 kHz，总抖动为1 ns 时，SNR 限值为84 dB。图9. 采样时钟抖动导致的误差电压。数字输出开关导致的电源噪声应与敏感的模拟电源相隔离。分别去耦模拟和数字电源，密切注意地回流路径。高精度SAR ADC 可能对数字接口上的活动很敏感，即使电源适当去耦和隔离时。突发时钟往往优于连续时钟。数据手册通常会列出接口不应活动的安静时间。在较高吞吐速率条件下，可能难以减少这些时间内的数字活动，通常为采样时刻及出现关键位判断点时。结论密切注意数字活动，确保SAR ADC 转换有效。数字活动导致的误差可能使SAR ADC 进入未知状态，导致故障，或者降低性能。希望本文能帮助设计师排查根本原因，同时还能提供解决方案。

ADI

亚德诺半导体 . 2025-05-30 1170
企业 | 瑞萨放弃SiC计划

据日经亚洲报道，瑞萨电子已放弃进军SiC市场的计划，该公司原定于今年开始生产SiC。此举可能源于Wolfspeed的预期破产——该公司原本是瑞萨电子的碳化硅晶圆供应商。2023年瑞萨曾向Wolfspeed支付20亿美元预付款以确保十年碳化硅晶圆供应，如今这笔资金恐难追回。随着电动汽车销售放缓，碳化硅芯片需求减弱，而中国芯片企业又大幅提升碳化硅器件产量并压低价格。与此同时，在政策导向影响下，中国车企正加速转向本土供应商。东京分析师机构富士建材数据显示，去年碳化硅芯片市场规模为26.9亿美元，虽实现18%的同比增长，但远低于27%的市场预期。在2023年，日本半导体大厂瑞萨电子表示，将将自当年开始投资碳化硅(SiC)功率半导体、目标2025年开始量产，起步虽慢于其他同业，不过瑞萨自信满满表示，一旦开始进行生产、事业将能顺遂进展。瑞萨社长兼CEO柴田英利于当年举办的线上举行的战略说明会上表示，将自今年起开始投资SiC功率半导体、目标在2025年开始进行量产，将利用旗下目前已生产矽制功率半导体的高崎工厂的6吋晶圆产线进行生产，主因随着电动车(EV)普及、带动节能性能优异的SiC功率半导体今后需求有望显著增长。瑞萨在2022年11月就表明要进军SiC功率半导体市场，此次则是首度明确说明投资战略。值得一提的是，除了SiC外，瑞萨也将对现行EV采用的硅制IGBT等功率半导体进行积极投资，于2014年关闭的甲府工厂预计将在2024年上半年重新启用、将生产硅制功率半导体。柴田英利表示，在功率半导体上，瑞萨起步非常慢。例如、EV用IGBT现在的市占率推估为10%左右。但甲府工厂开始生产的话，(市占率)将可增至2倍、3倍。基于此，柴田英利自信地表示，客户对瑞萨IGBT的评价非常高、会将这些评价活用至SiC事业上。现在SiC市场仍小、但将来毫无疑问的会变得非常大。客户对瑞萨SiC产品的询问、即便是(尚未生产的)现在、也非常强劲，2025年开始生产的话、事业将可顺遂进行。为了达成这个目标，瑞萨在当年七月宣布与全球碳化硅技术引领者 Wolfspeed达成晶圆供应协议。据介绍，瑞萨电子将交付 20 亿美元定金以确保 Wolfspeed 碳化硅裸晶圆和外延片的 10 年供应承诺。Wolfspeed 高品质碳化硅晶圆的供应，为瑞萨电子将于 2025 年开始的碳化硅功率半导体规模化生产铺平道路。按照最初计划，长达 10 年的供应协议要求 Wolfspeed 自 2025 年向瑞萨电子供应规模化生产的 150mm 碳化硅裸晶圆和外延片，这将强化公司致力于从硅向碳化硅半导体功率器件产业转型的愿景。在 Wolfspeed 位于美国北卡罗来纳州的John Palmour 碳化硅制造中心（The John Palmour Manufacturing Center for Silicon Carbide, The “JP”）实现全面运营之后，也将向瑞萨电子供应 200mm 碳化硅裸晶圆和外延片。

瑞萨

芯查查资讯 . 2025-05-30 1 1280
政策 | Synopsys与Cadence确认收到BIS通知

5月30日，美国商务部工业和安全局（BIS）已经向Synopsys、Cadence、西门子EDA这三家全球前三的EDA软件厂商发出通知，要求他们停止向中国提供服务，Synopsys、Cadence已经发布公告确认已经收到了BIS的通知。 Cadence也在当地时间5月29日最新披露的8-K文件中表示，当地时间5月23日，美国商务部BIS已经通知Cadence，如果交易一方位于中国或是中国的“军事最终用户”，则出口、再出口或在国内转让电子设计自动化软件和技术需要获得许可证，这些软件和技术属于《商业控制清单》上的出口控制分类号（ECCN）3D991和3E991。信中表示，BIS已确定，这些货物在中国或中国“军事最终用户”中使用或转移到“军事最终用途”的风险是不可接受的。新思也发布声明表示，2025年5月29日，在新思科技（Synopsys）公布截至2025年4月30日的第二财季财务业绩后，新思科技收到美国商务部工业和安全局（BIS）的一封信函，告知其与中国相关的新的出口限制（“BIS信函”）。新思科技目前正在评估BIS信函对其业务、经营业绩和财务状况的潜在影响。新思科技的EDA工具占其营收23%，中国为第三大市场（18%）也就是说，位于“军事最终用户”清单当中的中国企业，美系EDA厂商向他们出口ECCN 3D991和3E991范围内的软件都将受到出口管制。虽然此前美国已经将上百家中国企业和科研机构列入了“军事最终用户”，大部分为航空航天相关，半导体行业相关企业被列入“军事最终用户”的相对不多，比如中芯国际在其中，对大部分中国客户影响较小。关于3D991的说明： 3D991仅受AT（反恐）原因管控，对中国出口不需要许可证。3D991包括设计阶段和制造阶段用到的EDA软件。其应用领域具体包括：用于开发、生产受3A991 管控的电子设备、其部件或组件。3A991包含一系列未被归入3A001的芯片产品，如CPU，GPU，TPU, 存储芯片等等。管控原因仅有AT1（反恐），属于受管控程度较低的物项，出口到中国不需要许可证。需要特别说明的是，在今年10月份CCL更新之后，3A991项下新增了一个子项，3A991.p，列入处理性能为8TOPS或更高的集成电路；或双向传输带宽合计为150 Gbyte/s或更多的集成电路。性能低于另外一个ECCN编码3A090，但是高于上述水平的相关芯片产品均被归入3A991.p项下。用于开发、生产受3A992 管控的电子设备、其部件或组件。3A992包含一系列未被归入3A002的，管控原因仅有AT1（反恐）的通用电子设备。用于开发、生产或使用受3B991 和3B992 管控的制造和测试设备而专门设计的软件。3B991和3B992包含一系列半导体和电子产品生产所用到的设备。使用受3B001.g 和3B001.h 管控的设备而专门设计的软件。其中3B001.g是为受3A001 管制的集成电路设计的光掩模版；3B001.h是3B001.g 条目中未明确具有相移层的多层光掩模版，设计用于光源波长小于245 nm 的光刻机。关于ECCN 3E991的说明：

BIS

芯查查资讯 . 2025-05-30 6 2 4615
晶振频偏超差？这5个核心因素正在悄悄改变你的时钟精度

在电子设备中，晶振作为时钟信号的核心部件，其精度直接影响着整个系统的稳定性和可靠性。然而，晶振频偏超差的问题却时常出现，严重影响设备的正常工作。一、温度漂移：晶振频率的"温度敏感症" 在晶振的使用过程中，温度漂移是导致频偏超差的常见且关键的诱因。晶振的"心脏"——石英晶体振子，对温度变化有着极高的敏感性。当环境温度波动时，石英晶体的弹性模量、密度以及尺寸会随之发生微妙变化，这些物理特性的改变直接牵动着振荡频率，使其偏离标称值。从原理上来说，石英晶体的频率温度特性遵循特定的规律。普通石英晶振（如SPXO）的温度漂移较为明显，其频率随温度变化的曲线通常呈现抛物线形状。在常温附近，频率变化相对较小，但当温度偏离常温范围较大时，频偏会显著增加。例如，一款普通SPXO在-40℃到+85℃的温度范围内，频偏可能达到±20ppm甚至更高。而对于温补晶振（TCXO），虽然通过内置的温度补偿电路能有效减小温度漂移，但温度变化仍然是不可忽视的因素。温度补偿电路需要一定的响应时间，在温度快速变化的环境中，补偿可能不够及时，导致短暂的频偏超差。在实际应用中，像工业控制设备、通信设备等经常工作在温度变化较大的环境中，温度漂移就成为影响晶振时钟精度的重要因素。为了减小温度漂移的影响，在设计时可以选择温度特性更好的晶振，如高精度的TCXO或OCXO（恒温晶振），同时合理布局晶振，避免其靠近发热元件，必要时采取恒温措施。二、电压波动：晶振稳定工作的"隐形杀手" 电源电压的波动对晶振的频率稳定性有着重要影响。晶振的振荡电路通常包含有源器件，如放大器、缓冲器等，这些器件的工作状态依赖于稳定的电源电压。当电源电压发生波动时，有源器件的偏置电流、跨导等参数会随之改变，进而影响振荡回路的增益和相位平衡，导致振荡频率发生偏移。电压波动的来源多种多样，可能是电源本身的纹波较大，也可能是电路中其他器件的频繁启停引起的瞬态电压变化。例如，在开关电源供电的系统中，开关噪声会导致电源电压出现高频纹波，这些纹波会耦合到晶振电路中，引起频率的微小波动。而当系统中存在大电流负载切换时，如电机的启动、继电器的吸合等，会导致电源电压出现瞬间的跌落或上升，这种剧烈的电压波动可能会使晶振的频率发生较大的偏移，甚至导致晶振停振。从实际电路来看，晶振的电源引脚通常需要一个稳定的电压输入，并且需要进行适当的滤波处理。如果滤波电容选择不当，或者电源线路过长、阻抗过大，都可能导致电压波动对晶振的影响加剧。为了减少电压波动的影响，应选择低噪声的电源，并在晶振电源引脚附近放置合适的去耦电容，如100nF的瓷片电容，以滤除高频噪声。同时，优化电源线路布局，缩短电源引脚到电源的距离，降低线路阻抗，提高电源的稳定性。三、负载电容失配：晶振频率的"无形枷锁" 负载电容是晶振电路中的重要组成部分，它与晶振的标称负载电容是否匹配直接影响着晶振的振荡频率。晶振的标称负载电容是指在特定工作条件下，使晶振达到标称频率时所需要的外部电容值。当实际电路中的负载电容与标称负载电容不一致时，晶振的振荡频率就会偏离标称值，出现频偏超差的问题。负载电容主要包括电路板上的寄生电容、外接的匹配电容以及晶振引脚的分布电容等。在设计电路时，如果没有准确计算负载电容，或者外接电容的精度不够、老化特性不良，都会导致负载电容失配。例如，晶振的标称负载电容为20pF，而实际电路中的负载电容由于寄生电容的存在达到了25pF，那么晶振的振荡频率就会低于标称频率。负载电容失配不仅会导致频偏超差，还可能影响晶振的起振特性和相位噪声。当负载电容过大或过小时，振荡回路的等效电抗会发生变化，导致起振时间延长，甚至无法起振。同时，失配的负载电容会使晶振的相位噪声恶化，影响时钟信号的质量。为了避免负载电容失配，在设计电路时，应根据晶振的规格书准确计算负载电容，选择高精度、低温度系数的外接电容，并合理布局电路板，减小寄生电容的影响。在调试过程中，可以通过调整外接电容的值来校准晶振的频率，使其达到标称值。除了上述三个基础诱因外，还有其他因素也可能导致晶振频偏超差，如晶振的老化、机械振动、电磁干扰等。晶振的老化是由于石英晶体的物理特性随时间发生缓慢变化，导致频率逐渐漂移；机械振动会使石英晶体振子受到应力作用，改变其振荡频率；电磁干扰会耦合到晶振电路中，影响振荡信号的稳定性。总之，晶振频偏超差是由多种因素共同作用的结果。在实际应用中，我们需要充分考虑温度漂移、电压波动、负载电容失配等基础诱因，采取相应的措施来提高晶振的时钟精度和稳定性。通过选择合适的晶振类型、优化电源设计、准确匹配负载电容以及合理布局电路板等方法，可以有效减小频偏超差的影响，确保电子设备的正常工作。

晶振

晶发电子 . 2025-05-30 1015
米尔RK3576核心板适配多种系统，解锁多样化应用

米尔电子发布的基于瑞芯微 RK3576 核心板和开发板，具备高性能数据处理能力、领先的AI智能分析功能、多样化的显示与操作体验以及强大的扩展性与兼容性，适用于多种应用场景。目前米尔电子为 RK3576 核心板提供了 Linux、Debian、Android 多种系统镜像，为工程师提供了多样化的选择，助力各行业产品开发落地。一、系统介绍系统概述 myir-image-lr3576-buildroot 基于 buildroot 构建的包含 QT 的 Linux 镜像，包含完整的硬件驱动，常用的系统工具，调试工具等。支持使用 Shel.C/C++.Python 进行开发。 myir-image-lr3576-debian 包涵 XFCE 桌面的 Debian12 镜像，包含完整的硬件驱动，常用的系统工具，调试工具等。支持使用 Shell,C/C++,Python 进行开发。 myir-image-lr3576-android 基于 Android 14 构建的镜像，包含完整的硬件驱动，支持通用功能 MYD-LR3576 Linux 系统展示：基于 buildroot 构建的带有 Qt 的 Linux 镜像，包含完整的硬件驱动，常用的系统工具，调试工具等，包含 Qt 运行时库和基于 Qt 开发的 HMI 界面。支持使用 Shell, C/C++, QML, Python 进行应用开发。Qt 是一种跨平台 C++ 图形用户界面应用程序开发框架。它既可以开发 GUI 程序，也可用于开发非 GUI 程序，比如控制台工具和服务器。客户可以在 MYD-LR3576 平台上运行自己的 Qt 程序。 MYD-LR3576 Debian 系统 XFCE 桌面展示： Debian 作为一种广受欢迎的 Linux 发行版，凭借其稳定性和安全性，成为众多用户的首选。MYD-LR3576 的 Debian 系统中已经配置了各种功能外设，比如 USB，SSD，音视频等，用户可直接进行使用。此外，系统还带轻量级的 Xfce 桌面环境，为用户提供高效、稳定和易用的桌面体验。 MYD-LR3576 Android 系统展示：基于 Android 系统构建的镜像，专为 MYD-LR3576 开发板定制，具备良好的硬件兼容性和优化性能。此镜像集成了 Android 系统的核心功能和常用应用程序，为用户提供一个熟悉且功能丰富的移动操作系统环境。它包含完整的硬件驱动，确保了与 MYD-LR3576 开发板的完美适配，实现了对各种硬件资源的高效利用。二、多系统适配，满足多样化应用场景依托米尔所提供的多种系统镜像，工程师能够根据自身应用需求，灵活选择相对应的系统环境，进而高效地开发出契合自身业务逻辑的程序。商业显示在商业显示领域，米尔提供的的多种软件系统各展所长，助力客户打造吸引顾客、提升品牌价值的展示方案。米尔 MYC-LR3576 核心板搭配安卓系统，凭借其出色的图形处理能力和丰富的多媒体应用生态，能够以精美的界面展示广告和产品信息，吸引顾客的目光。若企业注重数据精准分析，可选择 Debian 系统，其提供稳定的后端支持，通过丰富的软件包资源，帮助企业精准把握顾客需求，实现精准营销和个性化推荐，提高销售转化率。而针对追求快速启动与流畅运行的展示场景，Linux 系统则是理想之选，工程师可以利用 C/C++ 等编程语言，结合 Qt 开发框架，快速构建出高性能的展示程序，确保在商业展示过程中始终保持良好的性能表现，为顾客带来优质的视觉体验。工业控制在工业控制领域，米尔 MYC-LR3576 核心板支持的多种的软件系统，满足不同工业场景需求。对于需要轻量化、高效解决方案的场景，米尔的 Linux 系统是不二之选，它为工程师提供了基础的开发环境和工具链，帮助工程师快速开发高效、可靠的工业控制程序，实现设备的精准操控与实时监测，确保生产过程的稳定性与高效性。在对软件资源丰富度和系统稳定性有较高要求的工业应用中，米尔的 Debian 系统则展现出独特优势，其提供丰富的软件包资源和稳定的运行环境，工程师可以安装各种工业控制软件包、数据库管理系统以及数据安全工具，确保工业控制程序在长时间运行过程中的可靠性，减少系统故障与停机时间，保障工业生产的连续性。而在需要开发便于操作人员使用的工业控制终端的场景下，安卓系统则能发挥其图形化界面和丰富交互功能的优势，工程师可以开发出触摸屏操作的设备监控应用，使操作人员能够直观地查看设备运行状态、参数设置，并进行远程控制与调整，提升工业控制的人性化与智能化水平。三、丰富开发资源：省时省力，高效推进项目米尔提供适用于 MYD-LR3576 开发板的 SDK 文件，涵盖 BSP 开发、文件系统开发和各类测试工具，帮助开发者构建出可运行在 MYD-LR3576 开发板上的系统镜像，从底层驱动适配到上层应用开发，一应俱全，大幅缩短开发周期，让您的项目快速推进。米尔基于瑞芯微 RK3576 开发板总结：米尔的多种系统方案为不同领域提供了多样化的解决方案，工程师可以根据自身需求灵活选择，快速构建出契合业务逻辑的应用程序，实现高效开发与精准适配。 RK3576、RK3576核心板、RK3576开发板、国产核心板

RK3576、RK3576核心板、RK3576开发板、国产核心板

米尔电子 . 2025-05-30 970
政策 | 美对华EDA管制升级：中国半导体恐面临“锁喉”挑战

据英国《金融时报》（Financial Times）5月28日报道，美国特朗普政府已经通知美国相关企业，停止向中国企业出售用于半导体设计的软件服务，以阻碍中国发展先进芯片制造能力。据悉，美国商务部已经要求包括Cadence、新思科技（Synopsys）和西门子EDA（Siemens EDA）在内的EDA工具企业，停止向中国供应其服务。报道中提到，美国负责出口管制的商务部下属机构工业与安全局（BIS）已经通过“告知函”（is informed letter）向这些公司下达了该指令。不过，目前尚不清楚是否所有的美国EDA公司都收到了告知函。尽管EDA软件在整个半导体产业中所占份额相对较小，但它使芯片设计和制造商能够开发和测试下一代芯片，是供应链中至关重要的环节。目前，新思科技、Cadence和西门子EDA三家公司合计约占中国EDA市场80%的市场份额。其中，新思科技和Cadence能够提供SoC/大规模数字电路芯片全流程设计工具和解决方案，西门子EDA虽然在产品覆盖面上不如新思科技和Cadence，但其拳头产品Sign-off（签核）工具Calibre在业界享有盛誉，甚至可以称为标杆产品。据公开信息现实，该工具被超过90%的IC设计公司采用，市场份额估计超过70%。现在，市场上还没有EDA产品断供中国企业的公开信息，但从《金融时报》的报道看，未来仍然存在断供风险。如果一旦断供，对中国IC设计企业和晶圆代工企业都有很大影响。因为目前国内EDA企业虽然数量很多（据半导体综研统计，目前国内EDA供应商一共有78家），但基本都是在单点突破，还没有形成全流程覆盖。比如华大九天在模拟、面板、存储和射频领域有全流程产品；概伦电子在泛模拟类IC设计和高端存储产品方面具有优势；广立微的半导体电性测试产品受到业界认可；合见工软在数字验证和系统级设计工具方面发力等等。 FT截图不过，近两年，在证监会并购新规下，国内EDA公司并购动作频繁，行业整合加速。比如，今年3月31日，华大九天公告称计划收购芯和半导体100%股权；4月12日，概伦电子公告称计划收购锐成芯微100%股权及纳能微45.64%股权，收并购有望产生协同效应，为国内EDA公司建立全流程平台能力。目前还不清楚美国政府接下来的动作是什么，是不是会真的禁售EDA工具，但不可否认，禁售的风险很高。因为美国近年来都在利用其技术优势，希望遏制和打压中国高科技产业的发展，特别是尖端芯片，尤其是人工智能芯片领域取得突破的可能性，以维护其自身的科技领先地位和影响力。如果真的禁售EDA工具，对中国半导体行业而言，将是一次严峻的考验和直接的冲击。首先，行业面临直接挑战，短期阵痛不可避免：EDA工具贯穿于IC设计、制造、封装测试的各个环节，当前头部EDA企业占据绝对优势，且基本上是美国企业，其产品中中国市场应用广泛。禁令如果实施，将直接影响中国众多芯片设计企业的研发进程，延缓新产品的上市周期，增加设计验证的难度和成本，甚至可能限制向更先进制程迈进的步伐。对于依赖先进制程和复杂设计的AI芯片、高性能计算等领域，影响尤为突出。其次是自主可控的重要性和紧迫性再次凸显：发展自主EDA技术，构建完整的国产半导体生态，已经不是可选项，而是关乎行业生存和国家信息安全的必选项。三是倒逼国产EDA加速突破与迭代：美国的施压虽然带来了挑战，但也为国产EDA厂商提供了前所未有的发展契机和市场空间。过去，国产EDA在性能、生态和用户习惯等方面与国际巨头存在差距，推广难度较大。如今，在外部压力下，国内芯片设计企业和晶圆厂将更有动力与国产EDA企业深度合作，通过实际应用场景的打磨，加速国产EDA工具的成熟和迭代优化。这需要设计、制造、封测、装备、材料和软件等全产业链的协同攻关。总而言之，美国此举对中国半导体产业造成了现实的困难，但也激发了中国加速自主研发的决心，成为中国半导体产业走向成熟的催化剂。

EDA

芯查查资讯 . 2025-05-29 1 5425
企业 | NVIDIA 发布 2026 财年第一季度财务报告

NVIDIA（纳斯达克股票代码：NVDA）今日宣布，截至 2025 年 4 月 27 日的第一季度收入为 441 亿美元，较上一季度增长 12%，较去年同期增长 69%。 2025 年 4 月 9 日，NVIDIA 收到美国政府通知，面向中国市场的 H20 产品出口需申请许可证。由于此项规定导致 H20 需求减少，NVIDIA 在 2026 财年第一季度因 H20 的库存积压和采购承诺而产生了 45 亿美元的费用。在新的出口许可要求实施前，2026 财年第一季度 H20 产品销售额为 46 亿美元。NVIDIA 当季另有 25 亿美元的 H20 订单无法交付。第一季度 GAAP 和非 GAAP 毛利率分别为 60.5% 和 61.0%。若不含 45 亿美元费用的影响，第一季度非 GAAP 毛利率应为71.3%。第一季度 GAAP 和非 GAAP 摊薄每股收益分别为 0.76 美元和 0.81 美元。若不含 45 亿美元费用和相关税费的影响，第一季度非 GAAP 摊薄每股收益应为 0.96 美元。 NVIDIA 创始人兼首席执行官黄仁勋表示：“我们的突破性 AI 超级计算机 Blackwell NVL72 是专为 AI 逻辑推理任务设计的‘思考机器’，目前正通过全球领先的系统制造商和云服务提供商进入全面量产阶段。全球对 NVIDIA AI 基础设施的需求空前强劲。AI 推理的 token 生成量在短短一年内激增十倍，随着 AI 智能体成为主流，业界对 AI 算力的需求也将加速增长。世界各国和地区正在将 AI 列为与电力、互联网同等重要的关键基础设施，NVIDIA 正处于这场深远变革的中心位置。” NVIDIA 将于 2025 年 7 月 3 日向截至 2025 年 6 月11 日登记在册的所有股东支付每股 0.01 美元的下一季度现金红利。 2026 财年第一季度概要 GAAP （除每股收益以外，其余数据单位均为百万美元） 2026 财年第一季度 2025 财年第四季度 2025 财年第一季度环比同比收入 $44,062 $39,331 $26,044 12% 69% 毛利率 60.5% 73.0% 78.4% (12.5) 个百分点 (17.9) 个百分点运营费用 $5,030 $4,689 $3,497 7% 44% 营业收入 $21,638 $24,034 $16,909 (10) % 28% 净收益 $18,775 $22,091 $14,881 (15) % 26% 摊薄每股收益* 0.76 $0.89 $0.60 (15) % 27% 非 GAAP （除每股收益以外，其余数据单位均为百万美元） 2026 财年第一季度 2025 财年第四季度 2025 财年第一季度环比同比收入 $44,062 $39,331 $26,044 12% 69% 毛利率 61.0% 73.5% 78.9% (12.5) 个百分点 (17.9) 个百分点不含 H20 费用的毛利率 71.3% 运营费用 $3,583 $3,378 $2,501 6% 43% 营业收入 $23,275 $25,516 $18,059 (9) % 29% 净收益 $19,894 $22,066 $15,238 (10) % 31% 摊薄每股收益* $0.81 $0.89 $0.61 (9) % 33% 不含 H20 费用和相关税费影响的摊薄每股收益* $0.96 * 2024 年 6 月 7 日 NVIDIA 已完成 1 拆 10 的拆股计划。其呈交的所有每股金额均已根据拆股计划进行追溯调整。展望 NVIDIA 对 2026 财年第二季度的展望：收入预计将达 450 亿美元，上下浮动 2%。这一数据反映出 H20 产品的收入由于近期出口管制政策而减少 80 亿美元。 GAAP 和非 GAAP 毛利率预计分别为 71.8% 和 72.0%，上下浮动 50 个基准点。公司正在持续优化毛利率，力争今年年末将毛利率提升至 70% 区间中位水平。 GAAP 和非 GAAP 运营费用预计分别约为 57 亿美元和 40 亿美元。2026 财年全年运营费用增长率预计达到 30% 区间中位水平。 GAAP 和非 GAAP 其他收入和费用预计约为 4.5 亿美元，不包括非流通证券和公开持有的权益性证券的收益和亏损。 GAAP 和非 GAAP 税率预计为 16.5%，上下浮动 1%，不包括任何离散项。亮点自上次发布财报以来，NVIDIA 在以下领域取得进展：数据中心第一季度数据中心收入达 391 亿美元，较上一季度增长 10%，较去年同期增长 73%。宣布新的建厂计划。推出 NVIDIA Blackwell Ultra 和 NVIDIA Dynamo，加速和扩展 AI 推理模型部署。宣布与 HUMAIN 合作，在沙特阿拉伯王国建造 AI 工厂，推动 AI 发展的下一波浪潮。携手 G42、OpenAI、Oracle、软银集团及思科等合作伙伴，在阿联酋阿布扎比共同推出新一代 AI 基础设施集群 Stargate UAE。宣布与 Foxconn 合作开发 AI 工厂超级计算机。宣布 NVIDIA 正通过 NVIDIA RTX PRO™ 服务器推动企业 IT 基础设施向 AI 工厂的转型。推出 NVLink Fusion™，助力行业用户通过 NVIDIA 合作伙伴生态系统构建半定制 AI 基础设施。发布 NVIDIA Spectrum-X™ 和 NVIDIA Quantum-X 硅光网络交换机，支持 AI 工厂连接数百万 GPU。推出基于 NVIDIA Blackwell Ultra GPU 构建的 NVIDIA DGX SuperPOD™，提供 AI 工厂超级计算能力，以实现先进的代理式 AI 推理。携手 Alphabet 和谷歌推出多项合作计划，旨在推动代理式 AI 解决方案、机器人以及药物研发的发展。宣布 NVIDIA 加速计算和推理软件与 Oracle 的 AI 基础设施实现集成。宣布 NVIDIA Blackwell 云实例已正式登陆四大云平台：亚马逊云科技、谷歌云、Microsoft Azure 和 Oracle Cloud Infrastructure。宣布 NVIDIA Blackwell 平台在最新 MLPerf 推理基准测试中创下纪录，吞吐量最高提升达 30 倍。发布 NVIDIA DGX Cloud Lepton™，连接开发者与 NVIDIA 全球计算生态。推出具备逻辑推理能力的开放 Llama Nemotron 模型系列，为构建高级 AI 智能体奠定基础。推出 NVIDIA AI 数据平台，为AI推理工作负载提供可自定义的参考设计。宣布开设研究中心，部署全球最大的量子研究超级计算机。游戏和 AI PC 第一季度游戏收入创纪录地达到 38 亿美元，较上一季度增长 48%，较去年同期增长 42%。发布 NVIDIA GeForce RTX™ 5070 和 RTX 5060，为玩家带来 Blackwell 显卡，RTX 5060 GPU 建议零售价人民币 2499 元起，RTX 5060 笔记本电脑建议零售价人民币 7999 元起。现在已有超过 125 款游戏和应用支持 NVIDIA DLSS 4，包括：《黑神话：悟空》（Black Myth: Wukong）、《毁灭战士：黑暗时代》（DOOM: The Dark Ages）、《夺宝奇兵：古老之圈》（Indiana Jones and the Great Circle）、《漫威争锋》（Marvel Rivals）和《星球大战：亡命之徒》（Star Wars Outlaws）。宣布 Nintendo Switch 2 采用 NVIDIA 处理器和 AI 驱动的 DLSS，提供高达 4K 的游戏体验。发布 NVIDIA RTX Remix MOD 平台，吸引超过 200 万玩家，同时推出《半条命 2》（Half- Life 2）RTX 版 Demo。专业视觉第一季度专业视觉收入为 5.09 亿美元，与上一季度持平，较去年同期增长 19%。发布面向工作站和服务器的 NVIDIA RTX PRO™ Blackwell 系列。发布 NVIDIA Grace Blackwell 平台驱动的 NVIDIA DGX Spark 和 DGX Station™ 个人 AI 超级计算机。宣布领先的工业软件和服务提供商 Accenture、Ansys 、Databricks、SAP、Schneider Electric with ETAP 以及西门子将 NVIDIA Omniverse™ 平台集成到其解决方案中，利用物理 AI 加速工业数字化。汽车和机器人第一季度收入为 5.67 亿美元，较上一季度下降 1%，较去年同期增长 72%。宣布与通用汽车达成合作，双方将基于 NVIDIA Omniverse、NVIDIA Cosmos™ 和NVIDIA DRIVE AGX™ 平台，合作打造下一代汽车、工厂和机器人。推出 NVIDIA Halos 综合安全系统，将 NVIDIA 的汽车硬件、软件安全解决方案与其自动驾驶汽车安全领域前沿的 AI 研究相结合。发布全球首个开源人形机器人基础模型 NVIDIA Isaac™ GR00T N1 及其更新版本 NVIDIA Isaac™ GR00T N1.5；发布用于合成运动数据生成的 NVIDIA Isaac GR00T-Dreams Blueprint，以及用于加速人形机器人开发的 NVIDIA Blackwell 系统。推出全新世界基础模型 NVIDIA Cosmos™ 和物理 AI 数据工具。

NVIDIA

NVIDIA . 2025-05-29 1 1 2915
产品 | 用于工业设备的高精度仪表放大器“NL9620”开始上市

日清纺微电子推出的新品NL9620是日本首款用于工业设备的高精度仪表放大器(工作电压为±2.3V 至±18V)，宣布从今天开始上市。工业设备的测量仪器需要更高精度的监控，因此通常使用专用传感器。所以，即使在处理微小的差分输入信号时，也需要具有良好的精度和可靠性的“仪表放大器”。至今为止，在这个领域都是依赖于日本以外其他国家的产品，而本产品却是日本国内首家实现商业化的仪表放大器IC。该产品在多年积累的高精度运算放大器电路设计技术的基础上，结合了独有的工艺技术、修调技术和封装技术，成功实现了高水平的最佳性能。本产品是专为能在嘈杂、恶劣的测量环境中稳定工作而设计的，具有高共模抑制比（110 dB以上，通常为 130 dB @G=100）和出色的 EMC 性能。此外，其低输入失调电压（125µV max.）和低失调电压漂移（1µV/°C max.※2）可实现高精度测量。并且，支持±2.3V至±18V的宽电源电压范围，可以灵活地组装到各种设备中。还有，只需一个外置电阻即可将增益设置为1倍至10,000倍，从而简化设计，并有助于提高客户产品的精度和减少开发工时。另外，我们还提供产品导入后的技术支持等售后服务，您尽可以放心使用。 ※1本公司的调查，截至2025年5月 ※2EMP-8-AN封装本产品采用的是小型VSP-8-AF封装（2.8 x 2.9 x 1.2mm）和即将开发的EMP-8-AN封装（3.9 x 5.0 x 1.65mm）。产品特点 1. 实现基于高匹配精度的高共模抑制比（CMRR）本产品采用高精度修调技术，实现了130dB typ.（110dB min.）@G=100的高共模信号抑制比。下图显示了本产品与其他公司代表性产品的比较。即使共模输入电压波动很大，仪表放大器的输出电压波动也可以降至最小，从而实现高CMRR性能。因此，即使在共模信号噪声较多的环境中也能稳定工作，从而有助于提高客户产品的精度，实现高精度。 2. 实现高EMC性能本产品的高EMC性能有助于降低返工风险，实现应用设备的稳定运行，即使用在工业设备传感器或厂房等严酷的环境中也可以放心使用。主要性能指标（详情请参阅产品数据表）应用示例各种传感器放大器：应变计、热电堆、流量传感器等换能器接口、称重仪

日清纺

日清纺 . 2025-05-29 920
产品 | 专为两线制变送器而生! 思瑞浦全新推出16bit高精度电流输出DAC-TPC2221

聚焦高性能模拟与数模混合产品的供应商思瑞浦3PEAK（股票代码：688536）推出全新16位数模转换器（DAC）TPC2221。该产品采用串行输入设计，具备4mA-20mA高精度电流输出、完整环路供电实现低功耗运行，可广泛应用于工业自动化控制、变送器、Hart通信领域。二线制变送器是通过两根导线同时传输电源和信号的工业仪表。二线制变送器输出标准信号为电流信号（如4mA~20mA），24V供电为主，常用于远距离信号传输、本安防爆等场景。TPC2221以较低的功耗、优良的全温精度、高耐压可靠性、高集成度等优势，高度适配二线制变送器的严苛需求。 TPC2221产品优势高精度电流输出二线制变送器的精度决定了信号传输的准确性，直接影响控制系统的可靠性。输出误差通常要求在±0.1%~±0.5%FS（FS为满量程），高精度场合（如实验室或精密控制）需≤±0.05%FS。环路电压为24V，REFIN=REFOUT1，内部NMOS，内部RSET，RLOAD=250Ω条件下测试，经过两点校准测量，消除偏置误差与增益误差，TPC2221的常温精度表现优异，其精度可达到0.005%FSR。在LOOP VOLTAGE=24V，REFIN=REFOUT1，外部NMOS，外部RSET(0.05%。2ppm/℃)，RLOAD=250Ω条件下测试，TPC2221的常温精度在0.1%以内；全温精度表现优异，-40℃~85℃下，输出精度即使未校准也可达到0.12%FSR；校准后可达0.04%FSR。超低静态功耗二线制变送器在无信号输出时需较低待机功耗，因为4mA为标准信号下限，整机自身功耗一般控制在3.2mA~3.5mA以下。这对电路中每个功能的功耗都提出了很高的要求。TPC2221在16bit高精度DAC正常工作、开启了内部高精度基准和高压LDO的功能下，自身功耗较低。环路电压为24V，工作温度为-40℃~125℃，内部基准开启，同时能够提供3.355mA电流给其它设备供电的条件下，静态电流最大仅为145μA。支持多档位线性稳压器输出 TPC2221内部集成高压线性稳压器，最大输出电流能力7mA，能为智能变送器内的外设元件提供所需的低压电源，可有效节约系统功耗预算，有助于开发高性能、功能丰富的智能变送器。并且减少了元件总数，有助于缩小二线制变送器的体积，提高系统可靠性。通过配置引脚REG_SEL0，REG_SEL1，REG_SEL2可配置多个档位的电压输出(1.8V，2.5V，3.0V，3.3V，5V，9V，12V，20V(可选))：最高支持输出20V。 TPC2221可以支持客户在稳压器后级加DC-DC，为变送器内的外设元件供电，即有效节约系统功耗预算，满足二线制变送器整体低功耗设计要求，也有助于在本安防爆场景中满足本质安全标准。客户在稳压器后级使用DC-DC 场景带来有两个好处：1.降低DC-DC和外围电容的耐压等级；2.降低系统总电流，以放宽对前端传感器、处理器等电路的功耗限制。环路电流长线建立(无过冲) 在环路变送器应用中，需要考虑线缆长度，线缆越长，等效电感越大，在电流建立过程中，会出现过冲现象。下图为TPC2221环路中串接47mH的电感，CIN=168nF条件下的环路电流建立，无过冲。出色的带载能力和阶跃响应，能带大电感的同时，也能保证响应平滑稳定。温升性能出色环路电压为24V，Loop Current=24mA，此时芯片功耗为0.5033W，TPC2221的温度为46.3℃(TA=25℃)。使用外部NMOS，此时芯片功耗降低为0.2748W，芯片温度38.5℃(TA=25℃)，温升还能在原来基础上降低8℃，为客户减少散热成本。 TPC2221产品特性内置高精度16bitDAC及电流输出环路，引脚可选NAMUR兼容多种输出范围： – 4mA至20mA – 3.8mA至21mA – 3.2mA至24mA 免校准输出误差（Typ.）：常温为0.1%FSR以内，全温为0.17%FSR以内 (内部基准，外部RSET，-40℃~125℃) 低静态电流：150μA(最大值) 片内基准电压温度系数： 4ppm/°C(典型值)，可以达到分立高精度基准的水平可选稳压器输出（最高可到20V），支持高耐压环路电压范围：5.5V至60V，大幅提升系统可靠性支持HART通信，温度监测与环路电压监测工作温度范围：−40°C至125°C ，TSSOP-28封装与QFN-32封装(Development)，小封装集成化设计 TPC2221典型应用 TPC2221典型应用原理图如下：

思瑞浦

思瑞浦3PEAK . 2025-05-29 900
产品 | CFP – SMx封装的高效替代品

当今的设计在功率密度、空间和散热上面临前所未有的巨大压力。在功率二极管方面，我们已经采用SMA/SMB/SMC整流器封装将近30年。为了高效地满足当前的要求，我们需要其他封装选项，在实现微型化的同时又能提供同样的功率。Nexperia的夹片式FlatPower(CFP)封装正好满足所有这些要求。过去近三十年，SMA/SMB/SMC(SMx)封装一直都是功率整流器二极管的行业标准。但从应用的视角来看，这段时间内还是发生了诸多变化。其中一个关键变化是功率密度持续增加。在当前的汽车系统中，PCB元器件密度要比以前大得多，这就非常明显地体现出功率密度的变化。随着现代汽车中的引擎控制单元(ECU)的数量减少，每个ECU控制单元的功能相应增加。因而我们需要微型化，同时又要保持相同的功率处理能力，这些需求显然超出了传统SMx封装的极限。新型封装取代传统封装虽然SMx封装在过去三十年中扮演了至关重要的角色，但设计人员越来越需要其他封装方案来取代它们，以满足当今应用的要求，包括在功率密度和节省空间方面。Nexperia的采用夹片式FlatPower(CFP)封装的肖特基整流器产品组合提供了最高效的解决方案，满足功率处理和散热要求，同时节省了空间，并且降低封装高度。 △ SMx和CFP封装的市场形势例如，使用CFP3封装来取代SMA封装，可节省多达56%的PCB占用空间。大型SMB封装可由CFP5封装取代，节省38%的空间。 CFP15B作为SMC的最新替代封装，可将PCB封装面积缩小40%。所有这三种最新替代封装都显著缩小了封装尺寸，并将封装高度减小多达50%。 △ SMA、CFP5、CFP3的封装尺寸在热性能方面不容妥协当然，虽然微型化对于我们应对现代设计挑战至关重要，但不能以降低功率处理能力为代价。也就是说，即便封装尺寸大幅缩小，新型封装也必须至少保持相同的功耗。如下图的实际测试结果也表明CFP封装的功率处理能力与体积大得多的对等SMx封装相同。下图显示在25°C的环境温度下，不同封装在各种类型PCB上的总功耗。肖特基、快速恢复和锗硅整流器除了提供CFP封装的优势之外，Nexperia还提供一系列整流器，目前已经推出了超过100款器件。其中包括基于硅基肖特基和快速恢复二极管，非常适合用于极性反接保护或DC/DC转换器中的续流二极管。此外，我们的最新锗硅产品组合提供出色的效率，还提供低正向电压和低Qrr，并且具有极高的热稳定性。

安世半导体

安世半导体 . 2025-05-29 945
方案 | 裕太微八口千兆以太网物理层芯片YT8628系列

根据 IDC（国际数据公司）发布的《Data Age 2025》报告预测，全球每年产生的数据将从2018年的33ZB增长到2025年的 175ZB，相当于每天产生491EB的数据。以太网物理层芯片（PHY）作为以太网传输的基础芯片之一，随着数据量的爆发式增长，市场规模拥有持续上涨的动能。据中国汽车技术研究中心有限公司的预测数据，2022年-2025年，全球以太网物理层芯片市场规模预计保持25%以上的年复合增长率，2025年全球以太网物理层芯片市场规模有望突破300亿元。然而，目前全球拥有突出研发实力和规模化运营能力的以太网物理层芯片供应商主要集中在中国大陆之外，大陆以太网物理层芯片自给率极低，下游厂商高度依赖进口。裕太微电子是中国大陆少数拥有自主知识产权且实现以太网PHY规模量产的企业。YT8628系列是裕太微自主研发的八口千兆以太网物理层芯片，其具有高速率、低延迟、低功耗等特点，主要技术参数与国际主流竞品基本一致，可满足互联时代海量数据高速、稳定、安全传输的需求。 YT8628系列核心作用：物理信号转换将上层（MAC层）的数字信号转换为适合在铜缆（如双绞线）或光纤中传输的模拟信号，或将接收的模拟信号恢复为数字信号。采用特定编码技术（如PAM-3/PAM-5编码），确保信号在传输过程中的抗干扰能力。多端口管理与数据通道控制提供 O-USGMII 和 QSGMII 两种高速串行接口，支持多收发器与 MAC 高效通信。同时处理8个千兆以太网端口的数据收发，支持自动检测并适配对端设备的速率（10/100/1000Mbps）和全双工通信（双向同时传输），兼容不同网络设备。信号完整性保障通过预加重（Pre-emphasis）和自适应均衡（Adaptive Equalization）技术，补偿信号在传输中的衰减和失真。采用差分信号传输、电磁屏蔽设计，减少电磁干扰（EMI）对信号质量的影响。错误检测与恢复实时检测链路通断状态（Link Up/Down），通过CRC循环冗余校验检测传输错误，配合上层协议（如TCP/IP）实现数据重传。 YT8628系列产品型号：消费级八口千兆以太网物理层芯片YT8628C，支持0~70℃工作环境，适用家庭网络或小型办公等场景，性价比更优。工业级八口千兆以太网物理层芯片YT8628H，支持-40~85℃恶劣工作环境，适用智能电网或工业控制等场景，稳定性更高。产品关键竞争力： YT8628是裕太微第二代八端口以太网物理层芯片，支持 10/100/1000Mbps 速率，通过万兆 SerDes 的 O-USGMII 接口大幅减少 PCB 走线复杂度。该芯片适用于企业交换机、工业以太网设备、智能楼宇等需要高密度端口和长距离连接的场景，兼具性能与成本优势。高速接口提供 O-USGMII 和 QSGMII 两种高速串行接口，支持多收发器与 MAC 高效通信。长距离传输支持 LRE100-4 技术（需启用），100Mbps 下可达 400 米，扩展传统以太网应用场景。智能诊断 Cable Status Diagnostic (CSD) 集成电缆状态诊断和故障检测功能，能自动检测和校正交叉、线对交换、线对偏移和线对极性，简化网络部署与维护。能效设计符合 IEEE 802.3az 标准，支持传统与节能 MAC 无缝切换，降低整体功耗。典型功耗2.3W, 较上代八口PHY(YT8618) 大幅降低35%。灵活时钟支持多种时钟恢复模式，适应不同应用环境。 LED管脚可提供八组LED管脚，简化设计成本。实际应用场景解读：消费级YT8628C 家庭网络：用于家庭路由器，支持智能电视、电脑等多设备千兆有线接入，保障高清视频播放、文件传输的流畅性。小型办公：适配小型办公室交换机 / 路由器，实现办公设备高效互联，满足文件共享、资源访问需求，契合低成本预算。其他消费电子与物联网：用于LED显示屏，每块小屏控制器需两颗PHY芯片实现信号输入输出，裕太微解决方案已导入客户终端。用于智能家居与安防，如摄像头、智能网关等设备通过以太网实现稳定连接。工业级YT8628H 智能电网：部署于电力监测设备，在复杂电磁与极端户外环境下，稳定传输数据，助力电网状态监测与故障响应。数据中心：在数据中心中，工业级 YT8628H 芯片可应用于高密度交换机。数据中心需处理海量数据，交换机端口密度和数据处理能力要求极高。YT8628H 芯片凭借自身特性，支持高密度端口设计，能满足数据中心服务器、存储设备等大量设备的高速互联需求，确保数据在复杂网络架构中高效、稳定传输，提升数据中心整体运行效率。产品服务支持：专业本土FAE团队，构建敏捷响应体系，提供专业的技术支持和周到的售后服务。结语八口千兆PHY芯片已成为构建智能网络的核心组件，技术门槛高且竞争激烈。国际厂商凭借成熟方案占据主导，但国产替代趋势显著，裕太微也将通过技术创新在灵活部署、本地化支持等方面形成差异化优势。未来，随着TSN、低功耗设计等技术的普及，此类芯片将进一步推动工业互联网和智能终端的升级。

裕太微

裕太微电子 . 2025-05-29 1200
技术 | 安森美Treo平台硬核拆解：四大优势助力实现卓越模拟性能

半导体行业正以前所未有的速度发展，这主要受到人工智能（AI）、5G网络、电动汽车（EV）、工业自动化、消费电子和医疗电子等领域对尖端电子产品需求的推动。为了保持领先地位，设计人员不断挑战芯片设计的极限，力求实现更小、更节能和更高性能的解决方案。在电动汽车、由AI驱动的数据中心、医疗设备和制造业等行业中，芯片性能的微小提升都可能转化为显著的竞争优势。功耗、性能和面积随着技术的进步，对更紧凑、更强大的半导体解决方案的需求也与日俱增。设计人员必须平衡几个关键因素，包括性能、功耗和尺寸，统称为PPA（功耗、性能和面积）指标。这一指标在选择半导体元件和工艺技术以满足不断变化的市场需求方面起着关键作用。作为一个纯数字，PPA指标（FoM）通常表示为：此外，PPA指标也可以用三角形图（2D）或金字塔图（3D）来表示。图1. PPA三角形作为工艺技术评估指标示意图低功耗、高性能（或最小分辨率，以mV/LSB表示）以及更小的硅片面积通常被用来衡量电路或工艺技术的竞争力。在电路设计过程中，这三个变量通常需要相互权衡，其中一个变量的改进往往会对另一个变量产生负面影响。问题是，以 PPA作为衡量标准，采用下一代工艺技术能在模拟电路中可以实现哪些整体改进？ Treo平台的技术飞跃：65nm BCD 与180nm CMOS 的对比为了应对这些挑战，安森美（onsemi）推出了Treo平台，这是一款尖端的半导体技术平台，旨在支持下一代模拟和混合信号产品。Treo基于BCD（Bipolar-CMOS-DMOS）技术构建，与现有的BCD平台不同，Treo提供了业界领先的1V 至90V电压范围，实现了卓越的集成度、更低的功耗和领先行业的效率。与较早的180nm CMOS 技术相比，通过利用65nm工艺技术，安森美显著提升了半导体设计能力。图2：Treo平台大幅缩小了尺寸 Treo平台的65nm BCD 技术具有多项关键优势，包括：能效提升：栅极氧化层厚度的减少降低了电源电压（2.5V 对 3.3V 或 5.0V），从而可节省高达 25% 或 50% 的功耗。实际的功耗降低可能因电流消耗减少而有所不同，甚至可能超过这一数值。缩小尺寸：从 180 nm缩小到65 nm工艺技术，可显著减少低压模拟电路的面积。性能提升：通过改进晶体管匹配和缩小几何尺寸，基于 Treo 的解决方案在相同的功耗下实现了更高的精度和更大的带宽。无缝高压集成： Treo 可将高压元件嵌入芯片本身，从而无需外部电源模块，简化了设计复杂性。案例研究：Treo在运算放大器电路中的优势为了展示Treo平台的优势，安森美对采用180nm CMOS工艺设计的两级米勒运算放大器与其移植到Treo 65nm BCD平台的版本进行了直接对比。为确保性能相当，移植过程中仔细处理了失调电压、带宽、相对输入共模范围等关键参数。流片后对两种电路进行特性测试，最终验证了移植至Treo工艺带来的性能提升。结果清楚地表明，在Treo平台上开发的设计具有显著优势：功耗：降低了2.2倍，这意味着新设计的功耗不到旧设计的一半。芯片面积：减少43.1%，硅片使用率提高2.32倍。整体 PPA 品质因数 (FoM)：基于Treo的设计性能是180nm版本的5.1倍。图3：用于运算放大器比较的PPA 三角形 (绿色为180nm，橙色为BCD65）这些改进不仅提高了效率，还使设计人员能够在更小的器件中集成更多的功能和性能，从而使下一代半导体产品更具竞争力和成本效益。结语半导体行业正处于一个关键转折点，对更高效率、更小尺寸和更优性能的需求不断增长。安森美的Treo平台凭借其先进的65nm BCD技术，代表了这一领域的重大飞跃，与传统的模拟和混合信号解决方案相比具有显著优势。在强大供应链和尖端制造技术的支持下，Treo平台将重新定义半导体行业的格局，提供高效节能且高性能的芯片，推动下一波技术创新。无论是在人工智能、汽车、医疗还是工业应用领域，Treo正在为一个更智能、更互联的世界铺平道路。

安森美

安森美 . 2025-05-29 920
技术 | 如何为ADC增加隔离而不损害其性能呢？

对于隔离式高性能ADC，一方面要注意隔离时钟，另一方面要注意隔离电源。SAR ADC传统上被用于较低采样速率和较低分辨率的应用。如今已有1 MSPS采样速率的快速、高精度、20位SAR ADC，例如 LTC2378-20 ，以及具有32位分辨率的过采样SAR ADC，例如 LTC2500-32 。将ADC用于高性能设计时，整个信号链都需要非常低的噪声。当信号链需要额外的隔离时，性能会受到影响。关于隔离，有三方面需要考虑：确保热端有电的隔离电源确保数据路径得到隔离的隔离数据 ADC（采样时钟或转换信号）的时钟隔离，以防热端不产生时钟隔离电源（反激拓扑与推挽拓扑的比较）反激式转换器被广泛用于隔离电源。图1显示了反激式转换器简单可行的特点。该拓扑的优势是只需要很少的外部元件。反激式转换器只有一个集成开关。该开关可能是影响信号链性能的主噪声源。对于高性能模拟设计，反激式转换器会带来很多断点，引起电磁辐射（称为EMI），这可能会限制电路的性能。图1.典型的反激式转换器拓扑。图2显示了变压器L1和L2中的电流。在初级(L1)和次级(L2)绕组中，电流在短时间内从高值跳变为零。电流尖峰可以在图3的I(L1)/I(L2)迹线中看到。电流和能量在初级电感中累积，当开关断开时，它们被传输到次级电感，产生瞬变。需要降低开关噪声效应导致的瞬变，因此，设计中必须插入缓冲器和滤波器。除了额外的滤波器之外，反激拓扑的另一个缺点是磁性材料的利用率低，而所需的电感较高，因此变压器较大。此外，反激式转换器的热环路也很大，不易管理。反激式转换器的另一个挑战涉及开关频率变化。图3显示了负载变化引起的频率变化。如图3a所示，t1 < t2。这意味着fSWITCH随着负载电流从较高负载电流I1减小到较低负载电流I2而变化。频率的变化会在不可预测的时间产生内部噪声。此外，频率也会因器件不同而异，这使得更难以对其进行滤波，因为每个PCB都需要调整滤波。对于一款5 V输入范围的20位SAR ADC，1 LSB相当于大约5μV。EMI噪声引入的误差应低于5μV，这意味着为精密系统隔离电源时，不应选择反激拓扑。还有其他电磁辐射骚扰较低的隔离电源架构。就辐射而言，推挽式转换器比反激式转换器更合适。像 LT3999 这样的推挽式稳压器提供了与ADC时钟同步的可能性，有助于实现高性能。图4显示了隔离电源电路中的LT3999与ADC采样时钟同步的情况。请记住，初级到次级电容为开关噪声提供了一个避免共模噪声效应的返回路径。该电容可以在PCB设计中利用重叠的顶层平面和第二层平面实现，以及利用实际电容。图2.LT8301在变压器绕组中切换电流。图3.(a) LT8301频率变化，(b)从2.13 ms到2.23 ms的频率变化的特写。图4.具有超低噪声后置稳压器的LT3999。图5.LT3999电流波形。图6.LT3999及其与同步引脚的切换关系。图5显示了变压器处的电流波形（初级侧和次级侧电流），它更好地利用了变压器，提供更好的EMI行为。图6显示了与外部时钟信号的同步。采集阶段的末端与同步引脚的正边沿对齐。因此，将有一个大约4μs的较长安静时间。这使得转换器可以在该时间范围内对输入信号进行采样，并将隔离电源的瞬变效应降至最小。LTC2378-20的采集时间为312 ns，非常适合<1μs的安静窗口。数据隔离数据隔离可以使用数字隔离器实现，例如ADuMx系列数字隔离器。这些数字隔离器可用于SPI、I2C、CAN等许多标准接口，例如 ADuM140 可用于SPI隔离。为了实现数据隔离，只需将SPI信号SPI时钟、SDO、SCK和Busy连接到数据隔离器。在数据隔离中，电能通过感性隔离栅从初级侧传输到次级侧。需要添加电流返回路径，这由电容来完成。该电容可以在PCB中利用重叠平面实现。时钟隔离时钟隔离是另一项重要任务。如果使用1 MHz采样速率的20位高性能ADC，例如LTC2378-20，可以实现104 dB的信噪比(SNR)。为了实现高性能，需要无抖动时钟。为什么不应使用像ADuM14x系列这样的标准隔离器？标准隔离器会增加时钟抖动，从而限制ADC的性能。图7显示了不同频率、不同类型时钟抖动下SNR的理论极限。像 LTC2378 这样的高性能ADC的孔径时钟抖动为4 ps，在200 kHz输入下理论限值为106 dB。图7.时钟抖动与ADC性能的关系。图11显示了使用PLL净化时钟的更详细框图。您可以将ADF4360-9用作时钟净化器，并在输出端增加一个2分频器。AD7760 额定支持1.1 MHz。图8.使用标准隔离器实现时钟隔离。图8显示的标准时钟隔离器概念包括：像 ADuM250N 这样良好的标准数字隔离器的抖动为70 ps rms。对于100 dB SNR目标，由于时钟抖动，信号采样速率限制为20 kHz。像 LTM2893 这样优化的时钟隔离器提供30 ps rms的低抖动。对于100 dB SNR目标，现在的信号采样速率为50 kHz，在全部SNR性能下可提供更多带宽。图9.使用LVDS时钟隔离器实现时钟隔离。图9：对于更高的输入频率，应使用LVDS隔离器。ADN4654 提供2.6 ps抖动，接近ADC的最佳性能。在100 kHz输入时，时钟抖动导致的SNR限值将是110 dB。图10.使用额外PLL净化时钟抖动的时钟隔离。图10：使用PLL净化时钟。ADF4360-9 可以帮助减少时钟抖动。图11.ADF4360-9用作时钟净化器。因此，不能直接支持LTC2378等1 MSPS SAR ADC。在这种情况下，低抖动触发器会有帮助。它将时钟2分频。图12.触发器用于降低时钟以用于LTC2378。图13.隔离（热）侧的时钟产生。图13：本地产生时钟是获得具有所需抖动性能的时钟的另一个方案。本地时钟生成会使时钟架构更加复杂，因为它将异步时钟域引入系统。例如，若要使用两个单独的隔离ADC，则时钟的绝对频率将会不同，必须增加采样速率转换以重新匹配时钟。有关采样速率转换的一些细节，请参阅工程师对话笔记EE-268。高性能Sigma-Delta ADC的时钟时钟的类似问题也适用于高性能Sigma-Delta ADC，如AD7760。这里，重要的时钟信号是无抖动过采样时钟，例如40 MHz。这种情况下不需要额外的分频器。结论隔离式高性能ADC需要仔细设计隔离方案并选择隔离技术，以实现高于100 dB的高性能SNR。应特别重视隔离时钟，因为时钟抖动的影响可能会破坏性能。其次应注意隔离电源。简单的隔离拓扑（如反激）会引入高EMI瞬变。为了获得更好的性能，应使用推挽式转换器。还需要关注数据隔离（尽管不太重要），可用标准器件能提供良好性能，对整体系统性能的影响较小。介绍这三个隔离主题有助于设计人员提出高性能隔离系统解决方案。

ADI

亚德诺半导体 . 2025-05-29 890
技术 | 毫米波FWA的破局利器：Qorvo波束成形IC带来的覆盖扩展与效率跃升

固定无线接入（FWA）作为一项关键技术，可为家庭和企业提供高速、低延迟的宽带连接。借助Qorvo先进的波束成形IC（BFIC），工程师能够在其FWA解决方案中显著增强覆盖范围，将用户容量提升三倍，并将部署成本降低70%。本系列文章将探讨Qorvo射频前端和BFIC创新所带来的技术进步与市场影响——这些创新正在塑造毫米波FWA网络的未来。我们将在本文中继续探讨新型波束成形IC如何应对FWA部署中的挑战，以及Qorvo解决方案的设计优势，如何简化运营商的部署流程，使其能够在毫米波通信生态系统的多个节点上采用统一的解决方案。新型波束成形IC带来的性能提升新型波束成形IC通过显著提升关键性能指标，有效应对了FWA部署中的挑战；这些指标包括有效全向辐射功率（EIRP）。它通过增强信号强度和降低链路预算需求，提升了上行和下行链路性能。EIRP作为衡量天线峰值增益方向上辐射功率的指标，直接促进了信号可靠性以及每基站单位比特率指标的提升。得益于当今BFIC指标的升级，上行链路预算提高了18dB，下行链路预算则提高10dB。这些进步显著扩大了覆盖范围和容量，使得每个基站能够支持的用户数量是之前系统的三倍。这意味着终端用户将享受到更少的中断、更高的数据速率，以及更优的QoS。此外，信噪比（SNR）和数据速率效率的改善进一步增强了网络性能。新型BFIC技术带来更高的线性输出功率和更优的噪声系数性能，从而显著增强了gNodeB与客户终端设备（CPE）间的信号水平。这些改进不仅增加了用户容量、扩大了覆盖范围，还减少了部署所需的无线电设备数量。通过降低CSP的资本支出（CAPEX），同时提升网络性能，新型BFIC标志着向建立商业上可行的毫米波生态系统迈出了变革性的一步，以满足现代连接的需求。 FWA关键性能指标性能指标在评估有源电子扫描阵列（AESA）的效率和可靠性方面十分重要。诸如EIRP、覆盖范围以及EIS等参数，在决定信噪比（SNR）方面发挥着关键作用，而信噪比又直接影响数据传输的质量和速度。更高的信噪比能够实现更稳健的通信，支持更高的调制与编码方案级别，和更快的数据速率。以下是对这些性能指标及其对无线通信系统影响的详细解析： EIRP（有效全向辐射功率） EIRP代表天线辐射的总功率，它综合了发射器功率和天线增益两个因素。更高的EIRP意味着更强的信号传输，从而在接收端提高了信噪比。高EIRP还直接增强了系统在更长距离或潜在干扰环境下传输数据的能力。在毫米波系统中，最大化EIRP对于保持高性能并确保可靠的通信链路举足轻重。覆盖范围由于路径损耗的存在，发射器与接收器之间的距离是决定信噪比的关键因素。随着覆盖范围的扩大，信号强度逐渐减弱，进而对信噪比产生负面影响。对于毫米波频率而言，由于其衰减程度高于低频段，因此覆盖范围的因素显得尤为重要。有效的系统设计能够最大限度地减少这些损耗，以维持足够的信噪比水平，从而确保信号的最佳性能。 EIS（等效全向灵敏度） EIS衡量接收器能够检测到的最小信号强度，本质上是对接收器灵敏度的量化。更好的EIS使系统能够检测到更弱的信号，这在信号微弱的环境或基站覆盖区域的边缘尤其具有价值。结合高EIRP，良好的EIS确保了即使微弱的信号也能被有效处理，从而维持高信噪比和系统可靠性。信噪比（SNR）信噪比是通信系统中的一个基础指标，因为它直接决定了可用的MCS级别，进而影响可实现的数据速率。高信噪比使系统能够采用更高阶的调制方案，并结合较低的编码率，从而获得更快的数据传输。相反，低信噪比则迫使系统采用更低阶的调制方案，并配备更强大的纠错能力，以确保信号完整性，但这会导致数据速率降低。 MCS及数据速率：MCS级别代表了调制和编码率的不同组合。更高的MCS级别对应着更高的数据速率，但要求更强的信号（即更好的信噪比）才能有效运行。有关MCS和信噪比的测量结果，请参见图9。信噪比的影响：高信噪比使得解码复杂调制方案时出错概率降低，从而实现了更高的数据吞吐量。相反，低信噪比则导致系统转向更低阶的MCS级别，牺牲速度以换取可靠性。图4，信噪比示意图 EVM（误差矢量幅度） EVM是衡量无线通信系统中数字信号质量的关键指标。它表示发射符号的预期电压值与实际接收符号之间的差异，能够反映数字调制信号中的幅度和相位失真情况。EVM通过计算连接理想符号点与实际测量符号点的矢量长度来得出；EVM值越大，表明信号失真越严重，比特位错误发生的概率也越高。EVM可以相对于星座图的最大/峰值功率或均方根（RMS）功率来表示。作为一项关键的性能指标，EVM被广泛应用于评估天线与相控阵之间的无线链路质量，帮助工程师识别信号损伤源，并优化发射器和接收器的设计，以提高信号保真度。图5中展示了EVM的概念以及噪声如何影响数字信号传输。左侧显示了一个理想的星座图，其中发射的符号与其预期位置完美对齐。中间的图样中，引入了噪声损伤，导致星座点从其参考位置扩散开来；这是信噪比较低所造成的影响。随着信噪比的降低，这些点会进一步偏离理想位置，从而增加了符号被错误解释的可能性。右侧则是对EVM的直观展示，描绘了理想参考点与接收符号之间的矢量差异。该图还突出了EVM如何相对于星座图的峰值功率（绿色）或均方根功率（蓝色）进行测量；这两种方法均用于评估无线通信系统中的信号质量。图5，EVM 16 QAM 信噪比及其影响通过精心平衡EIRP、覆盖范围和EIS，毫米波系统能够优化信噪比，以支持更高的MCS级别，并最大化数据速率。这些改进对于提供高质量的服务、满足现代无线通信网络日益增长的需求不可或缺。对于FWA及其它无线标准的实施而言，降低系统功耗是另一个核心要素。优化上述关键性能指标（如EIRP、EIS和SNR）有助于更轻松地实现更低的功耗要求。此外，采用先进的设计技术，如功率放大器（PA）的数字预失真（DPD），可以提升发射器的整体效率并降低功耗。反过来，这也可以实现更低级别的以太网供电（PoE）解决方案，从而降低整体物料清单成本。通过利用这些方法并优化性能标准，系统提供商可以将FWA的功耗降低40%至50%。 Qorvo解决方案的设计优势在当今竞争激烈的市场中，有多种解决方案可供选择以满足AESA毫米波FWA的需求。然而，要达到前文所述的严格关键性能指标，仍需要经过精心设计的方案——这也正是Qorvo解决方案脱颖而出的原因。其一大关键优势在于适用性：该方案既可服务于gNB蜂窝网络市场（将5G设备连接到核心5G网的基站），也可应用于接入点（AP）和CPE的FWA市场。这种多功能性简化了运营商的部署流程，使其能够在毫米波通信生态系统的多个节点上采用统一的解决方案。在接下来的部分中，我们将深入探讨使用Qorvo最新BFIC产品所获得的实际测量性能数据。为确保不同代际产品之间的准确比较，我们采用了相同的测试设置来对比旧款设备与新一代BFIC的性能。实测性能优势 Qorvo的FWA解决方案（见图6）在EIRP和EIS等关键参数上实现了显著提升。该解决方案及其BFIC芯片设计的改进对于满足上行链路发射和下行链路接收的关键设计参数至关重要。图6，面向FWA应用的毫米波天线模块图中所示方案彰显了Qorvo解决方案的紧凑设计，不仅能够出色适配5G新空口（5G NR）、FWA以及Wi-Fi ac/ax/be等多种应用场景。在接下来的段落和图表中，我们将展示其性能指标如何体现该方案在满足严苛通信需求的同时，依然保持高效与可靠的能力。更高的EIRP能够确保更强的发射信号，从而扩大覆盖范围并提升信号质量；更优的EIS则使接收器能够捕捉到更微弱的信号。这两点改进使得即便面对极具挑战的环境，也能获得显著增强系统的可靠性。这些性能提升直接转化为更优的信噪比和更高的数据速率，使新一代Qorvo设计能够从容应对严苛的FWA和CPE部署需求。 CPE作为连接家庭或办公室与FWA网络的关键设备，为用户提供了超高速互联网接入服务。作为FWA网络与局域网（LAN）之间的桥梁，FWA CPE能够实现智能手机、笔记本电脑及物联网（IoT）系统等多种设备的无缝连接。它可以部署在室内或室外：室内CPE直接在场所内接收和分发无线信号；室外CPE则负责捕获来自基站的信号，并将其传输至室内单元进行分发。根据是否集成Wi-Fi功能，CPE分为两种类型，既可将来自AP的信号转换为无线互联网供用户直接使用，也可将其转换为以太网信号，通过路由器或交换机进行有线分发。凭借其灵活性和变革性能力，5G FWA CPE在向终端用户提供高性能互联网服务方面发挥着核心的作用。下图7凸显了Qorvo最新BFIC在覆盖范围、用户容量和数据速率方面带来的显著提升。这些进步使FWA部署的商业理由更具说服力。图7，Qorvo旧款产品与当前型号的比较图8，FWA用户数量增长对比服务质量（QoS）显著提升通过审视视距（LOS）、信噪比（SNR）以及上下行数据速率等关键指标，我们进一步阐释了Qorvo BFIC的优势。如图9、10和11所示，相较于旧款产品，当今设备在信噪比和数据速率方面均实现了显著提升。更高的信噪比支持采用更高级的调制与编码方案，从而获得更快的数据传输和更少的连接问题。这些改进为终端用户带来了更高的服务质量。本图展示了新一代BFIC如何实现更高的信噪比；即使在极具挑战性的条件下也能确保稳健通信。图9，下行链路SNR与MCS测量值随着下行链路数据速率的提升和终端用户下载速度的加快，整体用户体验得到了显著改善。图10，下行链路数据速率测量值更高的上行链路数据速率确保了更流畅、更可靠的上传体验，这对于视频会议和基于云的服务等应用至关重要。图11，上行链路数据速率测量值 Qorvo的解决方案充分展现了深思熟虑的设计与先进技术如何克服毫米波FWA和CPE部署中的挑战。通过提升EIRP、EIS和信噪比等性能指标，同时降低部署成本并提升可扩展性，Qorvo的BFIC为更高效、更具成本效益的FWA和Wi-Fi解决方案铺平了道路。得益于这些优势，Qorvo在为当今和未来毫米波AP及CPE市场打造尖端、高质量解决方案方面，处于领先地位。结论在日益互联的世界，部署毫米波FWA解决方案，对满足不断飙升的高速、低延迟连接需求至关重要。Qorvo公司创新的相控阵天线设计，结合波束成形IC领域的最新进展，有效应对了毫米波技术固有的挑战，包括传播距离短和信号衰减大等问题。通过在EIRP、EIS以及信噪比等关键性能指标上实现显著提升，Qorvo优化了上下行链路预算；其中。上行链路预算提升18dB，下行链路预算提升10dB。这些改进不仅能使覆盖区域扩大至原来的四倍，还能让每个基站的用户容量增加三倍，同时将每平方公里的部署成本降低70%。这一进展提升了数据速率和QoS，更让FWA和CPE的部署对运营商和消费者而言都更具经济可行性。 Qorvo采取的多层次策略，整合了中频段和毫米波频段，优化了频谱利用，能够在从人口密集的城市区域到偏远的乡村地区等不同环境中平衡覆盖范围和容量需求。中频段提供了基础性的广泛覆盖，毫米波则在需求旺盛的区域提供了高容量、千兆级的高速连接。Qorvo解决方案的多功能性使其能够同时应用于gNodeB和CPE市场，凸显了其可扩展性和成本效益。得益于这些创新，Qorvo正在为更高效、可靠且面向未来的网络铺平道路，使运营商能够满足当下以及即将到来的6G时代连接需求。

Qorvo

Qorvo半导体 . 2025-05-29 1 1 1070