• 查一下
  • 开通会员

  • 基于MAX1951实现Stratix II FPGA系统供电的设计方案

    引言 MAX1951是MAXIM公司的一款高效的DC-DC电源转换芯片，主要用于DSP、FPGA、ASIC的内核及I/O口供电。其高达94%的转换效率、8脚的SOP表贴封装及连续工作时956mW的低功耗使其特别适合于便捷式电子设备的应用。MAX1951的输入电压范围为2.6～5.5V，输出电压范围为0.8V～Vin（可调输出），输出电流可达2A，精度可达1%，开关频率为1MHz，输出效率达94%，

    嵌入式

    电子元器件应用 . 2020-12-10 1140

  • 基于FPGA器件实现FMMU地址映射和数据字节和位提取的功能

    作者：姚旺君，林浩，王永利，邢计元，张鹏 引言 EtherCAT是由BECKHOFF提出和设计的一种工业以太网现场总线技术，广泛应用于运动控制领域。 EtherCAT主要优势在于高速、高实时性以及精确时钟同步。这些优势的实现基于EtherCAT设计的几个关键技术：飞读飞写（processingonthefly）、FMMU（FieldbusMemoryManagementUnit）、DC（Distr

    工业以太网

    信息技术与网络安全 . 2020-12-09 1255

  • Xilinx 宣布收购峰科计算，进一步提高软件可编程性并扩大开发者社区

    峰科计算的创新编译器技术将助力软件开发者更轻松地使用FPGA和自适应SoC，创建定制的高性能加速应用。 2020年12月2日，中国北京——赛灵思公司（Xilinx，Inc.，（NASDAQ：XLNX））今天宣布已收购峰科计算解决方案公司（FalconCompuTIngSoluTIons），这是一家为软件应用的硬件加速提供高层次综合（HLS）编译器优化技术的领先私人控股公司。此次收购将通过自动化硬件

    峰科计算

    厂商供稿 . 2020-12-05 975

  • 基于APEX20K和ARM7 TDMI-S微处理器实现通用智能传感器IP核的设计

    智能传感器技术是一门正在蓬勃发展的现代传感器技术，是涉及微机械和微电子技术、计算机技术、网络与通信技术、信号处理技术、电路与系统、传感技术、神经网络技术、信息融合技术、小波变换理论、遗传理论、模糊理论等多种学科的综合技术。 智能传感器中智能功能如：数字信号输出、信息存储与记忆、逻辑判断、决策、自检、自校、自补偿都是以微处理器为基础的。基于微处理器的传感器从简单的数字化与信息处理已发展到了目前具有网

    传感器

    传感技术学报 . 2020-11-26 2125

  • FPGA的设计中为什么避免使用锁存器

    前言 在FPGA的设计中，避免使用锁存器是几乎所有FPGA工程师的共识，Xilinx和Altera也在手册中提示大家要慎用锁存器，除非你明确知道你确实需要一个latch来解决问题。而且目前网上大多数文章都对锁存器有个误解，我们后面会详细说明。 这篇文章，我们包含如下内容： ①锁存器、触发器和寄存器的原理和区别，为什么锁存器不好？ ② 什么样的代码会产生锁存器？ ③ 为什么锁存器依然存在于FPGA中

    fpga

    科学计算technomania . 2020-11-14 1790

  • 深度解析Xilinx FPGA的GTx的参考时钟

    本文主要介绍Xilinx FPGA的GTx的参考时钟。下面就从参考时钟的模式、参考时钟的选择等方面进行介绍。 参考时钟的模式 参考时钟可以配置为输入模式也可以是输出模式，但是在运行期间不能切换。作为输入时，用于驱动Quad 或者channel PLLs，作为输出时，可以来自于同一个Quad中的任意一个channel。7系列的GTx只能作为输入，而Ultra和Ultra+系列的还可以作为输出。 作为

    fpga

    硬件助手 . 2020-11-14 4480

  • 典型的集电极开路电路 推挽输出电路原理图

    Q：什么是上拉/下拉电阻？有什么作用？又该怎么用？ A：上拉电阻：将一个不确定的信号通过电阻连接到高电平（VCC），使该信号初始电平为高电平。下拉电阻：将一个不确定的信号通过电阻连接到低电平（GND），使该信号的初始电平为低电平。 上拉下拉电阻如何接线？ 上拉电阻示例 电阻R12将KEY1网络标识上拉到高电平，在按键S2没有按下的情况下KEY1将被钳制在高电平，从而避免了引脚悬空而引起的误动作。

    fpga

    FPGA技术联盟 . 2020-11-14 1175

  • 一文解析网络压缩算法的原理实现及结果

    引言 网络压缩在AI加速中可以说起到“四两拨千斤”的作用，网络参数的减小不仅仅降低了存储和带宽，而且使计算逻辑简单，降低了LUT资源。从本篇开始，我们就一起挖掘一下网络压缩算法的类型，原理，实现，以及效果。写这类算法类文章，一是学习，二是希望能够令更多做FPGA的人，不再将眼光局限于RTL，仿真，调试，关心一下算法，定会发现FPGA的趣味和神通。 网络结构 二值化网络，顾名思义，就是网络参数只有两

    fpga

    AI加速微信公众号 . 2020-11-14 920

  • FPGA初学者系列——模块书写&电路综合

    本系列文章主要针对FPGA初学者编写，包括FPGA的模块书写、基础语法、状态机、RAM、UART、SPI、VGA、以及功能验证等。将每一个知识点作为一个章节进行讲解，旨在更快速的提升初学者在FPGA开发方面的能力，每一个章节中都有针对性的代码书写以及代码的讲解，可作为读者参考。 第一章：模块书写 Verilog HDL 语言的基本语法与 C语言相似，因此与 VHDL 相比较更容易上手。本章将会在实

    fpga

    FPGA技术联盟 . 2020-11-13 1100

  • 关于MIPI DPHY和MIPI CPHY接口比较及FPGA实现方案

    MIPI是移动领域最主流的视频传输接口规范，没有之一，目前应用最广泛的是MIPIDPHY和MIPI CPHY两组协议簇（另外还有MIPI MPHY，属于高速Serdes范畴，应用不那么广泛），其中CSI-2主要用于图像接入（一般是接Sensor），DSI-2主要用于图像输出（一般是输出到显示屏）。 本文主要以CSI-2为例进行仔细说明，DSI-2雷同，举一反三即可。 1 接口协议比较 关于MIPI

    fpga

    ZYNQ分享客微信公众号 . 2020-11-12 1255

  • 在FPGA上如何使用non-blocking cache设计框架

    带宽是影响FPGA加速器的重要因素，因为大量的并行计算对数据量要求很大。如果加速器对数据的访问是不规则的，那么cache miss就会大大影响加速器性能。这篇来自FPGA2019会议的报告，向我们展示了如何来更好的处理cache miss问题，提高对缓存的利用率以及提高加速器效率。 1. Cache miss的问题 假设DDR可以提供12.8GB/s的带宽，FPGA上的并行加速器的数据输入带宽为0

    fpga

    AI加速 . 2020-11-11 1425

  • 基于FPGA的全高清视频采集显示系统设计方案

    0 引言 随着视频显示技术的发展，视频信号从之前的标清发展到高清，再发展到全高清，其分辨越来越高，数据量也成倍增加，这就推进了显示接口技术的高速发展，显示接口技术经过了一个从模拟到数字、从并行到串行、低速到高速的发展过程[1-3]。HDMI接口是最新的高清晰度多媒体接口，与DVI接口相比，其尺寸更小，带宽更大，传输距离更远，支持的分辨率更高，不仅能够传输视频信号，还能传输音频信号，且具备版权保护功

    fpga

    电子技术应用 . 2020-11-11 1375

  • 如何为5G基站组件提供最佳电源解决方案

    自80年代初引入模拟蜂窝网络以来，蜂窝通信已有了长足发展。如今，随着市场由4G向5G网络解决方案迁移，蜂窝通信行业正在为实现更快数据传输速度、更低延迟以及容量、用户密度和可靠性的巨大飞跃奠定基础。例如，5G不仅可以提高数据速率（100倍）和网络容量（10倍），还可将延迟大幅降低到 1ms以下，并同时实现数十亿互联设备近乎无处不在的连接，这些互联设备是不断增长的物联网(IoT)的一部分。一个典型的5

    fpga

    ADI亚德诺半导体 . 2020-11-11 1210

  • 基于FPGA的GigE Vison IP设计要点分析

    本文简要描述基于FPGA和万兆网的GigE Vison IP设计方案。 一、GigE Vsion协议要点 GigE Vison协议基于普通的以太网物理链路，运行在UDP协议层之上，包含控制协议GVCP和数据流协议GVSP两大部分，整个层次结构如下图1所示。     图1 GigeVison协议层次结构图 GigE Vison协议的要点如下： （1）上电或复位完成后必须先进行IP配置和设备枚举，必须

    fpga

    ZYNQ分享客 . 2020-11-11 2055

  • FPGA的设计中的时钟使能电路

    时钟使能电路是同步设计的重要基本电路，在很多设计中，虽然内部不同模块的处理速度不同，但是由于这些时钟是同源的，可以将它们转化为单一的时钟电路处理。在FPGA的设计中，分频时钟和源时钟的skew不容易控制，难以保证分频时钟和源时钟同相。故此推荐采用使用时钟使能的方法，通过使用时钟使能可以避免时钟“满天飞”的情况，进而避免了不必要的亚稳态发生，在降低设计复杂度的同时也提高了设计的可靠性。 我们可以利用

    fpga

    博客园 . 2020-11-10 1370

  • 基于caffe和Lasagne CNN分类器的FPGA上实现

    近来卷积神经网络（CNN）的研究十分热门。CNN发展的一个瓶颈就是它需要非常庞大的运算量，在实时性上有一定问题。而FPGA具有灵活、可配置和适合高并行度计算的优点，十分适合部署CNN。 快速开始 环境需求PYNQ v2.4，Python 3.6.5。 需要安装caffe和Lasagne这两个计算平台。我们将使用caffe中预训练的参数并利用Lasagne来搭建网络 具体安装过程参见github项目

    fpga

    PYNQ开源社区 . 2020-11-09 1495

  • 【无线通信篇】ASK调制信号的MATLAB仿真

    1.ASK信号的调制原理 数字信号对载波信号的振幅调制称为振幅键控，即ASK。 在2ASK调制系统中，数字信息只有0和1两种，所调制的载波信号的幅度变化状态也只有两种：无载波输出时代表发送0；有载波输出时代表发送1。 在4ASK调制系统中，数字信息就有00、01、10、11四种，需要载波信号幅度的4个电平状态表示。显然，进制越大，相同频带内可以传输的数据信息量也就越多，即频带利用率越高。 ASK调

    fpga

    MYMINIEYE微信公众号 . 2020-11-03 1120

  • 以Xilinx的ZYNQ的7000系列为例，介绍CLB功能与结构

    CLB是指可编程逻辑功能块（Configurable Logic Blocks）,顾名思义就是可编程的数字逻辑电路。CLB是FPGA内的三个基本逻辑单元。CLB的实际数量和特性会依器件的不同而不同，但是每个CLB都可配置，在Xilinx公司的FPGA器件中，CLB由2个 相同的SliceL或则一个SliceL和一个SliceM构成。每个Slice不仅可以用于实现组合逻辑、时序逻辑。其中，Slice

    fpga

    MYMINIEYE微信公众号 . 2020-11-02 1765

  • 张量计算在神经网络加速器中的实现形式

    引言 神经网络中涉及到大量的张量运算，比如卷积，矩阵乘法，向量点乘，求和等。神经网络加速器就是针对张量运算来设计的。一个神经网络加速器通常都包含一个张量计算阵列，以及数据收发控制，共同来完成诸如矩阵乘法，卷积等计算任务。运算灵活多变的特性和硬件的固定架构产生了矛盾，这个矛盾造成了利用硬件执行计算任务的算法多变性。不同的硬件架构实现相同的计算，可能具有不同的算法。我们今天讨论基于脉动阵列的计算架构，

    fpga

    AI加速微信公众号 . 2020-11-02 1040

  • 何谓高斯噪声？ 一文了解高斯滤波器

    作者：romme 1 基本概念 滤波，即强调图像中的某些特征，或者去除图像中某些不需要的信息。例如：图像去燥、图像增强、边缘检测等。 滤波是一个邻域操作算子。通常，邻域选择3x3，5x5等，这些3x3或者5x5的邻域，被称作滤波器，掩模或核。利用给定像素邻域内的像素值与掩模做卷积，从而决定该像素的最终输出值。 介绍高斯滤波之前，先从均值滤波说起。 均值滤波，即用掩模确定的领域内像素的平均灰度值代替

    fpga

    FPGA干货架 . 2020-11-01 2820

  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 13
13456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255