• 查一下
  • 开通会员
  • 产品 | Vivado 用于 Spartan UltraScale+：快速设计由此开始

    产品 | Vivado 用于 Spartan UltraScale+：快速设计由此开始

    随着 AMD Spartan UltraScale+ 系列现已投入量产，解锁其功能集的最快途径便是采用最新 AMD Vivado 工具版本（ 2025.1 或更高版本）和全新操作指南资源。该集成型设计套件能通过一键式时序收敛，将设计从 RTL 阶段推进到硬件阶段，从而帮助缩短迭代周期。让我们来看看该设计套件提供的功能特性。 统一流程，减少迭代次数 Vivado 工具流程将仿真、综合、实现、时序分析

    AMD

    Xilinx赛灵思官微 . 2025-09-04 1 2715

  • Vivado工程模式和非工程模式的比较

    01. Vivado的两种工作模式 Vivado设计有工程和非工程两种模式： 1. 工程模式： 工程模式是使用Vivado Design Suite自动管理设计源文件、设计配置和结果，使用图形化Vivado集成设计环境(IDE)交互式处理设计。工程模式下，既可以通过图像界面下操作（GUI操作，鼠标操作），也可以通过运行Tcl脚本的方式在Vivado Tcl shell 中运行。 优势： 工作模式的

    project

    厂商供稿 . 2020-11-09 2045

  • FPGA设计中两种IO约束：管脚约束，延迟约束

    I/O约束是必须要用的约束，又包括管脚约束和延迟约束。 管脚约束 管脚约束就是指管脚分配，我们要指定管脚的PACKAGE_PIN和IOSTANDARD两个属性的值,前者指定了管脚的位置,后者指定了管脚对应的电平标准。 在vivado中，使用如下方式在xdc中对管脚进行约束。 set_property -dict {PACKAGE_PIN AJ16 IOSTANDARD LVCMOS18}

    fpga

    科学计算technomania . 2020-10-30 1590

  • 如何在实现流程中将RQA与RQS结合使用的设计示例

    通过之前的博文，我们已经学会了如何使用 Report QoR Assessment (RQA) 和 Report QoR Suggestions (RQS) 来改进总体设计分析以及设计的时序收敛体验。 本篇博文将通过一个具体设计示例来演示如何在实现流程中将 RQA 与 RQS 结合使用。 RQA 能为设计提供评估得分，并提供有关后续步骤的指导信息，而 RQS 则可提供适用的改进措施的建议和策略。

    时钟

    XILINX技术社区 . 2020-09-29 1350

  • 如何在 Vivado中完成平台准备工作——创建硬件设计

    本文系《创建 Vitis™ 加速平台的简单指南》的第1部分。（您可通过下列链接查看其它各部分：第 2 部分：在 PetaLinux 中为加速平台创建软件工程 ；第 3 部分：在 Vitis 中封装加速平台  ；第 4 部分：在 Vitis 中测试定制加速平台 ）。 在本文中，我们将讲解如何在 Vivado® Design Suite 中完成平台准备工作，以便将其用作为 Vitis 中的加速平台。

    Xilinx

    Xilinx赛灵思官微 . 2020-09-26 2425

  • Vivado 专家系列演讲

    赛灵思 “Vivado 专家系列” 研讨会将由来自赛灵思 Vivado 开发者及资深技术支持团队成员为您带来包括技术分享、设计方法学、设计技巧等内容，以帮助用户快速提高其基于 FPGA 的设计效率。此次研讨会为该系列的第一期，旨在深入剖析 Vivado 高速时序收敛技术。另外我们还将总结高速设计面临的挑战，介绍设计分析、设计向导以及设计复杂性和拥塞的分析方法。 演 讲 嘉 宾 高亚军（Lauren

    赛灵思

    djl . 2019-07-31 1420

  • Vivado综合引擎的增量综合流程

    从 Vivado 2019.1 版本开始，Vivado 综合引擎就已经可以支持增量流程了。这使用户能够在设计变化较小时减少总的综合运行时间。 Vivado IDE 和 Tcl 命令批处理模式都可以启用此流程。如需了解有关此流程的详情，请参阅《Vivado Design Suite 用户指南：综合》 (UG901)。 在我们开始讨论增量综合之前，我们先来讨论一下一些重要的概念，以便能够更好地理解该流

    Vivado

    工程师曾玲 . 2019-07-21 1110

  • 1
123456