3月16日消息，先进ASIC领导者Global Unichip Corp. (GUC)宣布推出一个平台以缩短芯片设计周期，并采用台积电2.5D和3D先进封装技术（APT）的ASIC的低风险、高产量生产。该平台支持台积电的CoWoS-S、CoWoS-R和InFO技术。GUC提供整体解决方案：经过硅验证的接口IP，CoWoS®和InFO的硅相关设计，信号和电源完整性，热仿真流程，以及大批量产品验证的DFT和生产测试。

GUC拥有多年使用内部和第三方PHY、控制器IP的CoWoS-S（硅插板）产品大批量生产经验。InFO设计和仿真流程与N7和N5中的许多GLink测试芯片进行硅关联（GLink是GUC芯片到芯片接口IP系列）。最近，GUC使用、4Gbps HBM2E PHY和控制器IP验证了CoWoS-R（有机插接器）测试芯片，在TSMC N5中实现。使用有机插板的插板设计、布局、信号和电源完整性（SI/PI）模拟流程与硅测试结果相关联。

现在，GUC拥有一整套经过硅验证的接口IP，与硅相关的设计，以及所有类型的台积电2.5D技术的仿真流程，让客户能够为CPU、GPU、AI、HPC和网络产品选择最优化的解决方案。

虽然2.5D多芯片集成是成熟的，并被GUC广泛使用，但新兴的3D多芯片集成使连接密度、电源效率和极低的延迟提升到了新的水平。GUC利用台积电的N5和N6工艺，以GLink片上接口IP引领ASIC行业。该IP设计和仿真流程将很快为不同的3D IC封装进行硅验证。

“我们在市场上率先推出了HBM3 PHY和最高性能的HBM3控制器。我们还以GLink-2.5D IP引领行业，用于芯片到芯片的互连，提供无与伦比的2.5 Tbps/mm海滨效率（全双工）和0.30 pJ/bit功率。很快，我们将验证GLink-3D的9 Tbps/mm2（全双工），它将开启一个3D ASIC的时代”，GUC的首席技术官Igor Elkanovich说。

包图