UPF 3.0全新电源设计标准面世
3.0版统一功率格式（Unified Power Format，UPF）──官方名称为IEEE Standard 1801-2015──已经在2015年12月获得IEEE批准，并将准备好在今年稍早发布；如同前一代标准，UPF 3.0将透过EDA与半导体产业标准组织Accellera 的捐赠免费提供。 第一代UPF自2007年问世以来已经将近9年，从那时候开始，该标准历经三代；遗憾的是，ED
UPF 3.0
eettaiwan . 2016-01-20 1690
大型SoC设计遇挑战 EDA产业迎来新变革
随着新一代4G智能手机与连网装置迈向多核心设计，系统单芯片（System-on-Chip;SoC）凭藉着晶圆厂新一代制程的加持，提供更宽广的设计空间，让设计工程团队可在芯片中，根据不同的产品需求，将不同的数位/类比电路等多样模组的硅智财（Silicon Intellectual Property;IP）整合于单一个芯片上，使其具备更复杂与更完整系统功能。 SoC已经一跃成为芯片设计业界的主
eda
Digitimes . 2014-09-15 915
硬件仿真器成IC设计新宠 三大EDA公司竞争
随着芯片复杂度的提高，验证测试变得越来越重要，对芯片最显著的改进不仅在设计流程中产生，也在芯片调试和验证流程中反复进行着。因此，为帮助IC设计企业缩短验证时间、加快产品上市，大型EDA工具提供商均致力于加强硬件仿真工具的开发与相关市场的经营。Cadence于日前推出其新一代验证计算平台PalladiumXPII，容量扩展至23亿门。Synopsys公司则在2012年收购了仿真工具供应商EVE，
硬件仿真器
中国电子报 . 2013-10-29 1090
FinFET潜力与风险并存 知名厂商畅谈发展策略
在新思科技（Synopsys）于美国硅谷举行年度使用者大会上，参与一场座谈会的产业专家表示，鳍式电晶体（FinFET）虽有发展潜力，但也有风险，而且该技术的最佳时机尚未达到。 来自晶圆代工业者Globalfoundries 的技术主管指出，该种3D电晶体架构将在14纳米制程节点带来性能的提升，功耗也会比目前28纳米制程降低60%；不过也有其他与会专家指出，该种电晶体架构因为电容增加，使得一
FinFET
本站整理 . 2013-04-01 975
16nm/14nm FinFET技术:开创电子业界全新纪元
FinFET技术是电子业界的新一代先进技术，是一种新型的多重闸极3D电晶体，提供更显着的功耗和效能优势，远胜过传统平面型电晶体。Intel已经在22nm上使用了称为叁闸极（tri-gate）的FinFET技术，同时许多晶圆厂也正在准备16纳米或14纳米的FinFET制程。虽然这项技术具有巨大的优势，但也带来了一些新的设计挑战，需要整个半导体设计生态系统的广泛研发和深层协作，才能够成功。 FinFE
FinFET
本站整理 . 2013-03-28 925
- 1
- 2
- 3