DAC输出在高阻抗模式中被加电的问题分析
该篇将分析对象限定为一个DAC，其中的输出缓冲器在正常模式下被加电：零量程或中量程。文章将分析一下DAC输出在高阻抗模式中被加电的情况。同时提出一个针对加电毛刺脉冲的数学模型，随后给出一个尽可能减少此毛刺脉冲的电路板级解决方案。 原理 图1：DAC8760高精度DAC输出级 这个分析与没有加电毛刺脉冲减少 （POGR） 电路的DAC有关。第一部分列出了影响加电毛刺脉冲的因素。当DAC在电源斜升期间
二极管
德州仪器 . 2020-10-23 1715
- 1