深入解析晶振时钟信号干扰源：寄生电容、杂散电容与分布电容
晶发电子专注17年晶振生产,晶振产品包括石英晶体谐振器、振荡器、贴片晶振、32.768Khz时钟晶振、有源晶振、无源晶振等，产品性能稳定,品质过硬,价格好,交期快.国产晶振品牌您值得信赖的晶振供应商。 在现代电子电路设计中，晶振时钟信号的高频特性使得其容易受到各种干扰。其中，寄生电容、杂散电容和分布电容是影响晶振时钟信号稳定性的主要因素。晶发电子将详细分析这三种电容的特性、影响及相应的解决措施。
晶振
晶发电子 . 2024-09-26 1.1w
用混合信号示波器识别建立和保持时间违规
混合信号示波器结合了基本的逻辑分析仪功能和示波器的模拟信号分析功能。
混合信号示波器
泰克科技 . 2024-07-16 2005
时钟信号测试有回沟怎么办？测试点位置与芯片DIE分析
作者：一博科技高速先生自媒体成员姜杰 信号回沟，即波形边缘的非单调性，是时钟的大忌，尤其是出现在信号的门限电平范围内时，由于容易导致误触发，更是凶险无比。所以当客户测试发现时钟信号回沟，抱着一心改板的沉痛心情找到高速先生时，高速先生丝毫不敢大意，一番分析确认之后，给出的答复却让客户喜出望外：测试点的时钟回沟是真实存在的，但是芯片得到的时钟信号质量却没有问题，简而言之，单板的时钟信号没问题，可以放心
时钟信号
一博科技高速先生 姜杰 . 2020-11-26 1390
STM32串口波特率大小计算案例
波特率的计算 STM32下的波特率和串口外设时钟息息相关，USART 1的时钟来源于APB2，USART 2-5的时钟来源于APB1。在STM32中，有个波特率寄存器USART_BRR，如下： STM32串口波特率通过USART_BRR进行设置，STM32的波特率寄存器支持分数设置，以提高精确度。USART_BRR的前4位用于表示小数，后12位用于表示整数。但是它还不是我们想要设置的波特率，想要设
STM32
博客园 . 2020-10-23 1810
PHY的管理接口MDIO/MDC时序图解析
MDC/MDIO接口是为MII总线接口定义的，在802.3协议clause 22中有详细的介绍，MII用于连接MAC和PHY,包含两种信号： 1. 数据接口，用于MAC和PHY之间接收和发送以太网数据 2. 一个PHY管理接口，即MDIO接口，用于读写PHY的控制寄存器和状态寄存器。 本文主要描述PHY的管理接口,MDIO/MDC. MDIO 总线只支持 MAC 作为主设备，PHY 作为从设备
以太网
博客园 . 2020-10-07 6010
基于VHDL文本的时序逻辑电路设计
一、实验目的 熟悉QuartusⅡ的VHDL文本设计过程，学习简单时序逻辑电路的设计、仿真和测试方法。 二、实验 1. 基本命题 用VHDL文本设计触发器，触发器的类型可任选一种。给出程序设计、仿真分析、硬件测试及详细实验过程。 ① 实验原理 由数电知识可知，D触发器由输入的时钟信号（CLK）、数据输入口（D）和数据输出（Q）构成。本程序通过进程监视CLK和D\，当CLK为上升沿的时候，将D赋值给
时钟信号
博客园 . 2020-08-21 1075
- 1