RS9112C/3C/4C系列时钟缓冲器
基于市场应用的需要和客户群体的不断扩展，润石科技开拓了时钟这个全新的产品系列。包括时钟缓冲器和经典计时器芯片RS555。 RS9112C/3C/4C系列时钟缓冲器分别提供一进二出、一进三出、一进四出三种扇出配置，全系列引脚排列兼容，具有相同的低附加抖动、低偏移和宽工作温度特性，以使其能满足更多的应用场景。其主要参数特性如下： 支持2.5V或者3.3V工作电压； 3.3V下支持最大频率250MHz
时钟缓冲器
江苏润石 . 2024-10-21 1 1065
有容微完成B轮融资，用于高端时钟芯片领域研发投入等
近日，毅达资本完成对无锡有容微电子有限公司（以下简称“有容微”）B轮数千万元投资。本轮融资将用于有容微在高端时钟芯片领域的研发投入和优秀人才引进，进一步增强有容微在高速信号链领域的竞争优势。 有容微成立于2018年，有容微官网显示，公司是一家专注于高性能、高品质射频、模拟和混合信号集成电路研发和销售的高科技企业。据悉，该公司创始人冯卫锋博士曾先后在Skyworks、美国博通等企业主导射频S
快讯
芯闻路1号 . 2023-06-27 2475
一文搞懂 | Linux 时钟子系统
Clock 时钟就是 SoC 中的脉搏，由它来控制各个部件按各自的节奏跳动。比如，CPU主频设置，串口的波特率设置，I2S的采样率设置，I2C的速率设置等等。这些不同的clock设置，都需要从某个或某几个时钟源头而来，最终开枝散叶，形成一颗时钟树。可通过 cat /sys/kernel/debug/clk/clk_summary 查看这棵时钟树。 内核中用 CCF 框架来管理 cl
Linux
互联网 . 2021-12-28 2330
时钟信号测试有回沟怎么办？测试点位置与芯片DIE分析
作者：一博科技高速先生自媒体成员姜杰 信号回沟，即波形边缘的非单调性，是时钟的大忌，尤其是出现在信号的门限电平范围内时，由于容易导致误触发，更是凶险无比。所以当客户测试发现时钟信号回沟，抱着一心改板的沉痛心情找到高速先生时，高速先生丝毫不敢大意，一番分析确认之后，给出的答复却让客户喜出望外：测试点的时钟回沟是真实存在的，但是芯片得到的时钟信号质量却没有问题，简而言之，单板的时钟信号没问题，可以放心
时钟信号
一博科技高速先生 姜杰 . 2020-11-26 1390
如何在实现流程中将RQA与RQS结合使用的设计示例
通过之前的博文，我们已经学会了如何使用 Report QoR Assessment (RQA) 和 Report QoR Suggestions (RQS) 来改进总体设计分析以及设计的时序收敛体验。 本篇博文将通过一个具体设计示例来演示如何在实现流程中将 RQA 与 RQS 结合使用。 RQA 能为设计提供评估得分，并提供有关后续步骤的指导信息，而 RQS 则可提供适用的改进措施的建议和策略。
时钟
XILINX技术社区 . 2020-09-29 1000
如何才能实现低时延敏感网络
作者：黄玉栋，北京邮电大学网络与交换国家重点实验室研一在读，研究方向为未来网络体系架构，确定性网络 什么是时延敏感网络 时延敏感网络（TSN, Time Sensitive Network）是指能保证时延敏感流的服务质量，实现低时延、低抖动和零丢包率的网络。 时延敏感流可分为周期时延敏感流（PTS, Periodic Time Sensitive），比如工厂里的循环控制指令、同步信息，和非周期/零
以太网
SDNLAB . 2020-09-27 1250
数字电子设计的多功能数字钟实现方案
设计说明： 1． 秒钟与分钟显示电路： 分秒显示为60进1，利用两片74290组成的60进制计数器如下图所示，输入计数脉冲CP加在CLKA’端，把QA与与CPLB’从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数。通过反馈端，控制清零端清零，其中个位接成十进制形式，十位接成六进制形式 2． 时钟显示电路： 本设计采用24小时进制，用两片74290连接成24进制计数器，计数信号
计数器
博客园 . 2020-09-23 1080
三菱FX系列PLC共的时钟运算类指令
三菱FX系列PLC共有7条时钟运算类指令，指令的编号分布在FNC160 - FNC169之间。时钟运算指令是对时钟数据进行运算和比较，对PLC内置实时时钟进行时间校准和时钟数据格式化操作。时钟运算指令如表4-16所示。 表4-16 时钟运算指令 （1）时钟数据比较指令TCMP （FNC160） TCMP （P）的功能是比较指定时刻与时钟数据的大小。 示例及使用：如图4-66所示，将源操作数［S1.
时钟
电子开发网 . 2020-09-04 1010
基于并行数据处理改进算法在FPGA中实现
1、引言 在信号处理过程中，我们通常将模拟信号转化为数字信号进行处理或传输。原始数据用取样的方法进行采集，通过A/D转换将模拟信号变成数字信号。但是这样的数字信号由于码位多，在传输过程中占用带宽多，传输率也低。为了提高传输效率，必须对原始数据进行量化处理。在实际运用中通常采用非均匀量化。采用输入信号幅度和量化输出数据之间定义了两种对应关系，一种是在北美日本使用的 律；另一种是在欧洲中国大陆使用的A
时钟
微计算机信息 . 2020-07-30 1230
FPGA的时钟设计：如何建立时间与保持时间
建立时间与保持时间 时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行， 这就要求时钟信号时延差要非常小， 否则就可能造成时序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量较小时钟的延时对保证设计的稳定性有非常重要的意义。 1.1 建立时间与保持时间 建立时间（Tsu：set up time）是指在时钟沿到来之前数据从不稳定到稳定所需的时间，如果建立的
组合逻辑电路
博客园 . 2020-06-26 2040
边缘计算网关中同步与异步传输的特点与区别是什么
边缘计算网关BMG800数据可12个中心同步传输，管理协同更高效，那么同步传输和异步传输有什么区别？同步传输有有什么优势？ 异步传输的特点： 异步传输模式（AsynchronousTransferMode，缩略语为ATM），又叫信息元中继。异步传输模式（ATM）在ATM参考模式下由一个协议集组成。ATM采用面向连接的交换方式，它以信元为单位。每个信元长53字节。其中报头占了5字节。信息元中继（ce
时钟
网络整理 . 2020-03-02 1205
利用Arduino Nano制作的自调节时钟项目
如果需要制作一个通过无线电接收时间的时钟，大多数人会想到一个从WWVB，MSF或DCF77等站点接收长波信号。设想有一天WWVB不再工作，你将如何获取时钟？这里分享发布在hackaday上利用Arduino Nano制作的自调节时钟项目。 项目使用了NEO-7M模块接收的GPS信号，采用串行端口模式进行通信，使用4线SPI通信模式的2.9英寸电子显示屏作为显示器，然后将所有这些模块都连接到Ardu
时钟
YXQ . 2019-04-29 970
根据时钟极性和时钟相位的不同，SPI有四个工作模式
串行外围设备接口（Serial Peripheral Interface，SPI）是由 Motorola 公司开发的，用来在微控制器和外围设备芯片之间提供一个低成本、易使用的接口（SPI 有时候也被称为4线接口）。这种接口可以用来连接存储器、AD/DA转换器、实时时钟日历、LCD驱动器、传感器、音频芯片，甚至其他处理器。目前支持 SPI 的元件很多，并且还在不断增加。 根据时钟极性和时钟相位的不
驱动器
未知 . 2018-03-20 1385
MEMS高精密恒温晶振时钟出现 供应市场面临洗牌
从德国博世分离出来的硅MEMS时钟供应商SiTIme公司宣告，这一供应格局已经成为历史(过去，一些高端的对时间基准要求很高的长寿命应用市场(如智能电网、无线通信基站、基于SONET和同步以太网的核心及边缘路由器、IP时钟和仪器)要求采用满足三 级钟(Stratum 3)标准的时钟产品，亦即这些时钟产品必须满足以下三个非常苛刻的稳定性要求：全温度范围稳定性必须在0.1-0.28PPM范围之内、2
时钟
本站整理 . 2011-11-17 1190
全硅MEMS时钟将带来电子产品的巨大变革
SiTIme提供的MEMS时钟器件由封装在8寸标准晶圆片上的MEMS谐振器(晶圆级封装)和模拟IC(包括PLL，VCO)整合封装而成，并且采用了低成本可高量产的塑料封装技术，使得时钟器件的尺寸、供货周期都大大缩减。“因为MEMS谐振器已封装在一个真空的晶圆片中，所以我们可以采用经济的塑料封装，而不用昂贵的金属封装。这其中有专利技术来自于博士。”SiTIme市场营销副总裁Piyush
时钟
本站整理 . 2011-11-16 1075
级联型PLL时钟处理器对系统定时影响最小
伴随着通信市场的飞速发展，用于时钟分配的复杂树状结构得到了广泛的运用。为了给许多被时钟分配及其他设计用来传送数据(通过众多具有数字时域精度的不同功能设计组合单元)的节点馈送信号，时钟树是必需的。由于需要采用大量的时钟来对系统中的多个节点进行定时，因此，在严格且非常精确和受限的窗口时间内生成这些定时时钟也就成了当务之急。 目前，这些窗口是以皮秒为单位来测量的。随着必须对其馈送信号的节点数量的增加以及
时钟
不详 . 2006-03-11 845
- 1