• 查一下
  • 开通会员

  • FPGA系统复位过程中的亚稳态原理

    1. 应用背景 1.1         亚稳态发生原因 在FPGA系统中，如果数据传输中不满足触发器的Tsu和Th不满足，或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间（recovery time）不满足，就可能产生亚稳态，此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态，在这段时间里Q端在0和1之间处于振荡状态，而不是等于数据输入端D的值。这段时间称为决断时间（reso

    复位信号

    博客园 . 2020-06-26 1255

  • 1