• 查一下
  • 开通会员

  • 同步时序逻辑电路的设计分析

    在组合逻辑电路中，任一时刻的输出信号仅仅由该时刻的输入信号决定；而在时序电路中，任一时刻的输出信号不仅与当时的输入信号有关，而且与电路原来的状态有关。也就是说，时序电路中除具有逻辑运算功能的组合电路外，还必须有能够记忆电路状态的存储单元或延迟单元，也就是Latch & Flip-flop. 既然时序电路是有记忆功能地，那有几个概念必须是要清楚的：输入信号、输出信号、激励信号以及现态、次态及其转换关

    状态机

    博客园 . 2020-08-08 1805

  • 1