以太网接口的PHY设备的硬件电路
LPC23xx对DP83848I的配置过程如下: ① 发送脉宽大于1 μs的复位信号,等待自动协商过程完成; ② 查询基本模式状态寄存器(BMSR)的第5位,当该位变高时,表明自动协商过程完成,结束等待; ③ 查询BMSR的15、14、13、12和11位,获取以太网接口的工作方式; ④ 配置LPC23xx以太网控制器的工作方式。 图3 以太网接口的PHY设备的硬件电路
以太网
本站整理 . 2010-01-12 755
以太网控制器芯片的设计及实现
以太网控制器芯片的设计及实现 网络控制器芯片的功能与设计实现 IEEE 802.3协议是针对以太网CSMA/CD标准的传输介质物理层(PHY)和介质访问控制协议(MAC、Media Access Control)来定义的。芯片由PHY、发送模块、接收模块、FIFO、控制模块组成,其中控制模块包括寄存器堆、DMA(Direct Memory Access)模块、流量控制模块、接收缓冲区和发送缓冲区组
以太网
电子科技大学 . 2009-07-26 635
DS33Z11—以太网LAN到非成帧T1/E1 WAN桥
摘要:在当今的信息化社会,广域网(WAN)和局域网(LAN)之间的界线正在变得模糊。电信运营商传统上通过T1、E1或更高速率的介质例如光纤为客户提供WAN连接。然而,典型的LAN都是在用户驻地,通过以太网连接而成的。为了桥接WAN和LAN,用户通常需要购置多个设备或一个多协议系统,来为两个网络提供公共连接。为了简化WAN和LAN的桥接,Dallas Semiconductor (Maxim Int
以太网
本站整理 . 2009-04-18 635
亚信电子推出新款双端口以太网控制芯片
亚信电子推出新款双端口以太网控制芯片 亚信电子(ASIX Electronics)近日宣布将针对嵌入式网络应用之Embedded Ethernet系列,新增二款以太网控制芯片:AX88742及AX88783,该组件内建双端口10/100Mbps以太网实体层(PHY)、媒体存取控制器(MAC)及网管型第二层交换器,利用第三个端口可连接至任何微控制器。搭配具备32-bit PCI总线的微控制器可选用A
以太网
亚信电子 . 2008-08-05 690
- 1
- 2
- 3
- 4
- 5
- 6