网络协议：TCP的三次握手，四次挥手技术解析
TCP 包头格式 老规矩，咱们先来看看 TCP 头的格式。 从上面这个图可以看出，它比 UDP 要复杂的多。而复杂的地方，也正是它为了解决 UDP 存在的问题所必需的字段。 首先，源端口号和目标端口号是两者都有，不可缺少的字段。 接下来是包的序号。给包编号就是为了解决乱序的问题。老大哥做事，稳重为主，一件件来，面临再复杂的情况，也临危不乱。 除了发送端需要给包编号外，接收方也会回复确认序号。做事靠
网络协议
博客园 . 2020-10-26 1090
基于kubernetes托管虚机后续管理设计
基于kubernetes托管虚机有一些现成的方案，不过今天笔者要聊的是在虚机交付后，该如何实现后续的管理，包括如何实现环境和代码的部署与更新，感兴趣的可以一起看看，本篇是设计篇 1. 虚机应用的托管 由于虚机应用交付流程链路的复杂性，我们无法设计一套机制，能cover住100%的异常场景，所以我们专注正常流的交付，后期可以针对异常的案例来进行复盘，不断提高交付成功率，本节主要介绍我们设计的自动化交
控制器
oschina . 2020-10-15 1080
采用米利型的状态机电路设计
1.0 序列检测器电路设计 设计一个序列检测器电路，功能是：检测出串行输入数据Sin中的4位二进制序列0101（自左至右输入），当检测到该序列时，输出Out=1；没有检测到该序列时，输出Out=0（注意考虑序列重叠的可能性，如010101，相当于出现两个0101序列）。 经过分析，首先可以确定采用米利型状态机设计该电路。因为该电路在连续收到信号0101时，输出为1，其他情况下输出为0，所以采用米利
逻辑电路
博客园 . 2020-09-08 1485
同步时序逻辑电路的设计分析
在组合逻辑电路中，任一时刻的输出信号仅仅由该时刻的输入信号决定；而在时序电路中，任一时刻的输出信号不仅与当时的输入信号有关，而且与电路原来的状态有关。也就是说，时序电路中除具有逻辑运算功能的组合电路外，还必须有能够记忆电路状态的存储单元或延迟单元，也就是Latch & Flip-flop. 既然时序电路是有记忆功能地，那有几个概念必须是要清楚的：输入信号、输出信号、激励信号以及现态、次态及其转换关
状态机
博客园 . 2020-08-08 1570
FPGA的时钟设计：如何建立时间与保持时间
建立时间与保持时间 时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行， 这就要求时钟信号时延差要非常小， 否则就可能造成时序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量较小时钟的延时对保证设计的稳定性有非常重要的意义。 1.1 建立时间与保持时间 建立时间（Tsu：set up time）是指在时钟沿到来之前数据从不稳定到稳定所需的时间，如果建立的
组合逻辑电路
博客园 . 2020-06-26 2040
- 1