• 查一下
  • 开通会员

  • 时序逻辑电路需要了解的关键点

    题目：简述建立时间和保持时间，作图说明 建立时间Tsu（setup）：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。 保持时间Th（hold）：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的最小时间。 题目：最小周期计算 Tco：寄存器更新延迟。clock output delay，时钟触发到数据输出的最大延迟时间 最小时钟周期：Tmin = Tco + Td

    触发器

    博客园 . 2020-07-13 855

  • 使用两个具有多DAC同步功能的AD9139器件进行宽带基带I/Q发射器设计

    评估和设计支持 电路评估板 AD9139/ADL5375评估板（AD9139-DUAL-EBZ） 数字模式发生器评估板（AD-DPG3） 设计和集成文件 原理图、布局文件、物料清单、软件 电路功能与优势 图1所示的这个电路提供一个同步宽频带发射器，可支持高达1150 MHz的超宽I/Q带宽。该设计证明了高带内信号性能，如高无杂散动态范围（SFDR）、低误差矢量幅度（EVM）和宽频带范围内的平坦频率

    正交调制器

    厂商供稿 . 2020-04-03 1105

  • Silicon Labs收购Qulsar的IEEE 1588软件和模块资产

    -互补的产品组合简化了5G无线、传输和接入网络中IEEE 1588时间同步的应用- 德克萨斯州奥斯汀市 – 2019年10月21日 – Silicon Labs（亦称“芯科科技”，NASDAQ：SLAB）已从Qulsar收购了其所有IEEE 1588高精度时间同步协议（PTP）软件和模块资产，Qulsar是领先的PTP主时钟（grandmaster）、网关和其他基于系统级时间同步解决方案的领先供应

    网络同步器

    厂商供稿 . 2019-10-22 1085

  • 高性能转换器的设计

    现代 SA R和 ∑-Δ 型模数转换器 (ADC) 的主要优势之一是在设计中考虑了易用性，不仅简化了系统设计人员的工作，而且允许对多代各种应用重复使用单个参考设计。在很多情况下，您可以构建一个参考设计长时间用于不同的应用。精密测量系统的硬件保持不变，而软件实现可适应不同系统的需要。 这就是可重用的美妙之处，但实际生活中没有万事如意。多个应用采用单一设的主要缺点是，您放弃了实现dc、地震、音频和更高

    转换器

    YXQ . 2019-08-08 940

  • 可为10/25/100G提供高集成的Si5332任意频率时钟发生器

    Silicon Labs（亦称“芯科科技”）最新发布的Si5332任意频率的时钟发生器可以为10/25/100G 数据中心的时钟设计提供最高级别的集成度，包含通信和工业应用程序中的完整时钟树整合，进而降低系统的物料成本并加快开发时程。 Si5332采用 Silicon Labs 专有的 MultiSynth 分频技术，在任何输出上都提供 0ppm 准确度的部分时钟合成，该设备还包括一个可选的嵌入式

    嵌入式

    未知 . 2018-08-24 810

  • 1
1234