人工智能AI、云平台技术运用，让EDA有了重大提升；同时从应用侧来看，先进封装技术的兴起、汽车电子的火热，推动了EDA行业的发展。针对EDA行业的这些变化，编辑部采访了国产软件代表厂商芯和半导体、芯华章、望友科技，文章由受访嘉宾的分享整理而成。

EDA的数据类型天然适合AI技术

  在电子系统和芯片设计领域，复杂度一直是一个重大挑战，目前AI技术已经被用在芯片设计的不同环节，有效降低设计制造复杂度。

1、前端验证利用AI有效提高效率

  芯华章科技首席市场战略官谢仲辉指出，目前因为EDA后端的设计和制造涉及到的数据类型，天然地可以被表示为几何图形，因此非常适合把原本应用在图像上的机器学习和深度学习技术做横向的迁移。

  事实上，在过去几年里，图像已经成为人工智能技术在EDA工具中应用的代表性领域。从之前的市场情况来看，人工智能技术在后端的布局、OPC（光学邻近校正）这两方面的落地最快。部分原因正是因为这两个领域与AI特别擅长的图像处理相关性较高。

  但实际上前端的验证阶段，无论是仿真验证流程还是形式化验证工具，也都有利用AI有效提高验证效率的应用场景。

  目前芯华章也在占据芯片研发过半的前端仿真验证、调试等多个工具中融入了AI技术，不断推进“EDA+AI”的精确性、可解释性和安全性。比如在前端的验证环节中，通过融合自然语言处理、深度强化学习等最新AI算法与传统机器学习算法来缩小求解空间，更快完成AI辅助的验证和调试。此外，在形式化验证中，AI算法同样能够优化形式化验证的计算调度，从而提升求解效率改进性能。

  为了更好地实现“EDA+AI”，芯华章的工具结合AI对数据的需求，基于统一的底层架构和数据库进行开发，可以针对性的、可拓展的、高效标准的收集和处理数据，让数据发挥更大的作用。

  此外，随着大语言模型LLM的逐步成熟，在EDA领域应用大模型智能生成内容也是一个重要的研究方向，包括代码生成、测试向量生成、验证断言生成等等，都有很大的潜力。

  为了推进AI等前沿技术和EDA的融合，芯华章成立了国内首家EDA企业研究院，计划三年投入超亿元开展行业共性和前沿技术的开发，已经在AI辅助EDA设计和验证等多个方向上开展研发，以推动下一代EDA 2.0的发展。

2、AI深入系统和芯片设计场景

  全球领先EDA厂商均已布局AI，从设计优化、物理验证等多个方面提升效率。芯和半导体科技（上海）股份有限公司（下文简称“芯和”）副总裁仓巍介绍，在系统端，芯和针对在工业通信协议的系统中使用的实用高速信道，提出了一种基于机器学习的高速通道Tx均衡参数优化方法，采用Random Forest作为基本机器学习算法，将其应用于具有3-tap和5-tap 的Tx均衡架构的低、中、高损耗通道，大规模提升信号完整性分析的效率和准确性。

  在芯片端，芯和的PDK自动建模平台iModeler基于Supervised Machine Learning引擎（XMLE）打造，支持先进工艺中电感、电容、传输线和变压器等主要器件的高精度建模、正向查找和反向综合等功能，以先进的AI技术帮助模拟射频工程师找出最优设计方案并快速实现设计收敛。

云平台模式提升业务弹性，推动服务化和开放化

  如果说AI从技术层面提升设计效率，云计算则从业务层面解决资源利用、业务弹性等的问题。云技术为EDA提供了强大的计算和存储能力，并为EDA带来了更好的协作和共享环境、提供更好的可访问性和灵活性。即便如此，将EDA业务迁移到云端并非一蹴而就。

1、云平台需要与云端硬件多样性结合

  芯片设计复杂度的不断提升，芯片设计公司都面临计算资源需求激增、EDA峰值性能需求难以被满足、数据迁移的消耗成本、多项目并行发生的资源抢夺以及办公地点限制带来的效率影响等，这些问题都会直接影响芯片的研发周期以及研发成本。

  谢仲辉认为，相比传统EDA工具，EDA上云能平滑多项目并行带来的算力资源抢夺问题，降低EDA的购买成本，提供更灵活的使用方式，进而提升研发整体的效率。

  云平台的模式还在探索和发展的初期，不是简单地将现有EDA放到云计算平台上，而是需要与云平台和云上多样性的硬件结合，充分利用成熟的云端软硬件生态，包括用弹性算力去部分取代人力投入、商业和使用模式的优化，以及采用适合云平台的软件架构等。

2、借助云平台实现仿真的峰值需求

  云端资源的运用和部署主要基于自身的算力需求，而这通常难以预测，特别是面向大规模仿真分析的时候亦是如此。

  在5G、人工智能、自动驾驶和边缘计算等高性能计算应用的驱使下，半导体行业不断深入在先进工艺制程和先进封装领域的技术突破，从芯片到封装到系统的设计和验证EDA流程变得越来越复杂。

  传统的工程仿真高度依赖于包括高性能计算集群的IT基础架构，但随着设计周期和上市时间的缩短，工程仿真分析对高性能计算的需求时常波动很大和不可预测，基于满足峰值需求来创建IT基础设施不仅变得很有挑战而且也不经济。芯和半导体与华为云、AWS、Azure等合作的EDA平台恰好能够解决这些问题，保证了高性能EDA仿真任务所需的扩展性和敏捷性。

  以Chiplet为例，包括多个芯片、硅通道、硅中介层、封装介质，芯片中的导体和硅通道之间的相互作用需要做超大规模的全波一体化分析。在超大规模一体化分析中，不可避免的问题是如何有效的分析不同尺度的结构，“芯片-芯片”或“芯片-硅”中介层的互联在10微米量级，“芯片-封装”的互联在100微米量级，而“封装-母板”之间在几百微米或毫米量级，这就对一体化的电磁场仿真提出来极高的计算能力要求。

  芯和仿真云平台集成核心差异化的电磁场仿真技术与软件、本地集群仿真技术、MPI仿真技术、云计算技术和分布式集群管理技术，使芯片、封装、系统设计大规模电磁仿真EDA的资源管理和资源统一调度使用成为了可能，通过使用优秀的管理系统和管理策略，达到资源统一分配和管理，不仅增加了各计算中的资源利用率，降低了计算中心的维护和部署成本，同时发挥芯和仿真软件的Scalable EM Solver多尺度电磁引擎、Intelligent Mesh智能网格剖分、Parallel Computing并行计算能力，为电子系统设计中的芯片、封装、PCB、系统进行大规模复杂电磁场仿真提供了可能。

3、软件走向技术服务化、服务开放化

  对于系统云端化的趋势，望友科技高级总监蔡强(Jason)表示，工业软件上云是行业整体发展趋势，随着《中国制造2025》国家战略推进，制造业数字化转型和智能化升级已进入到攻关的纵深阶段，软件产品从过去的产品经济转型为服务经济，需要走向技术服务化和服务开放化。

  望友科技也会顺应时代潮流，走向云上服务。软件上云有很多优势，比如实现协同工作、安全性保障、低成本使用、使用便捷性等，可以让用户以较低成本享受软件功能和个性化服务。

  目前望友科技已与华为云合作，搭载华为云DME，部署完成了20多个数据实体，10多个关系实体和40多个数据服务，可将20000余条数据的平均响应速度控制在100ms内，使得文件上传下载速度成倍增加；基于华为云DME RBAC-ABAC权限模型设计和数据服务API授权，也保障了数据在平台上的安全性。未来也会继续加大与华为云的合作，进一步发挥云上产业链协同创新效应，联合攻关技术难点，让高质量发展的产业韧性更足。同时我们也与多家企业进行深度合作完成了企业内部数字化转型。

Chiplet增加“大系统”芯片验证难度

  以Chiplet为代表的先进封装技术，进一步推动了系统级芯片的发展，让芯片设计和验证都变得更复杂。谢仲辉表示，系统级芯片已经不是一个独立的芯片个体，需要从性能、互连、带宽、接口进行全面的系统级规划和设计。这就必然需要支持系统级芯片开发的EDA流程，刺激了新的市场需求。

  但对高性能AIoT、自动驾驶、高性能CPU和GPU等等复杂应用来说，系统意味着多节点互联，每个节点都有自己的控制单元（如CPU）和计算单元（如AI、NPU），每个节点都有自己的操作系统和应用软件。

  毫无疑问，大系统是一个软硬件一体化、多节点一体化的复杂平台，但也只有把整个平台都在芯片流片前验证通过，才能真正保证高性能复杂芯片设计的正确性。

1、大系统芯片验证的难点与方案

  大系统芯片验证，最直接的挑战来自于规模庞大的系统级仿真。但困难远不止于此，由“大”带来的结构性挑战，涵盖了从验证到调试的方方面面。而更大的设计本身往往意味着更长的时间、更高昂的成本、更慢的仿真性能，本质上也就意味着更困难的验证。

  在当下的技术和市场环境下，大系统芯片设计的验证面临三大共性难题，这些难题正是传统的EDA工具所难以解决的痛点：

  （1）设计大，很大，大到放不下

  从多核、Chiplet封装、多节点到完整系统，复杂的验证规模可以轻易达到百亿甚至千亿门，对验证工具的容量提出了更高的要求，试想如果验证平台根本无法仿真完整的应用系统，又怎么能证明设计是完整正确的？但供数十亿至数百亿规模容量的验证平台，其性能、规模、可调试性又往往成为难以平衡的选择。

  （2）验证慢，很慢，难以收敛的慢

  系统级规模不断增大，系统级仿真在整个验证的仿真流程中比例不断增大，导致验证团队特别依赖性能和数量有限的硬件仿真系统，导致验证慢的不仅仅是仿真速度，更是整个验证工作的收敛速度和效率。

  （3）Debug难，很难，越往后越难

  在如此复杂和大规模的系统级仿真上，调试就变成一个更加困难的问题。仿真平台上观察到的问题，到底来自软件、芯片逻辑设计还是多节点互连？问题能否稳定复现？如何在多种仿真平台的数据之间进行综合分析？不解决这些问题，大系统的调试就会越往后期越难，最终影响整个项目周期。

  芯华章提供从软件、硬件到调试的整体解决方案，特别是在Chiplet等大规模设计的系统级验证、硬件验证、架构验证等方面，为用户提供完整的全流程大系统芯片验证解决方案。

  芯华章大系统芯片设计验证解决方案的核心，是基于敏捷验证理念，建立统一的EDA数据库，打造从IP到子系统再到系统级的统一测试场景，提早开始系统级验证，实现验证与测试目标的高速收敛，进行高效率、高效益的快速迭代，从而助力芯片及系统公司提高验证效率，降低研发成本。

  芯华章针对Chiplet等大规模系统级芯片“量身打造”的敏捷验证方案，已经在多个领域获得具体项目部署。

• 传统的软件仿真工具以调试功能强大著名，但却受限于仿真速度，不擅长处理系统级的大规模仿真验证。基于芯华章自主研发的逻辑仿真器GalaxSim，芯华章GalalxSim Turbo实现多核、多服务器并行运算，可以实现1K-10KHz的复杂系统软件仿真，从而可以在RTL阶段提前进行系统级仿真。
• 为了解决原型系统和硬件仿真之间切换版本成本高，延长验证周期的问题，芯华章发布的双模硬件验证系统HuaPro P2E则基于统一的软件平台和硬件平台，可以在综合、编译、验证方案构建、用户脚本、调试等阶段，能最大程度的复用技术模块和中间结果，并使用统一用户界面，从而实现原型验证和硬件仿真丝滑的无缝集成，在节约用户成本的同时，还能大大提高验证效率。
• 芯华章打造国内首台超百亿规模的硬件仿真系统HuaEmu E1，能够满足面向多个die的芯片设计验证规模。针对自动驾驶应用芯片，芯华章HuaEmu E1不仅有高性能仿真和深度调试，还提供了LPDDR5模型用于客户内存仿真，提供CSI和DSI模型用于仿真自动驾驶系统的输入和输出，这些都超出了单颗芯片的范畴，是针对软硬件一体化的系统方案进行仿真验证。
• 传统的形式化验证工具受限于求解器等，一般不能支持大模块的设计要求。芯华章打造穹瀚GalaxFV，透过底层架构创新，借助更智能化的调度器、更多的求解器以及并行化的部署，大大增加算力跟收敛的速度，满足大规模验证需求。
• 在典型的SoC芯片研发项目中，工程师通常需要花费四成左右的时间进行调试。芯华章的昭晓Fusion Debug采用完全自研的高性能数字波形格式XEDB。该波形格式借助创新的数据格式和架构，具备高性能、高容量、高波形压缩比等特点，其提供的高效编码和压缩方案，在实际测试中可以带来比国际主流数字波形格式超8倍的压缩率。与其它商业波形格式相比，XEDB的读写速度快至3倍，并支持分布式架构，可充分利用多台机器的物理资源来提升整体系统的性能，实测中表现出的波形写入速度可以比单机模式提高5倍以上，这对复杂的软硬件协同验证与调试至关重要。

2、新EDA平台需要解决芯片“拆”“连”“封”的新问题

  Chiplet影响了芯片设计的规模，也改变了SoC设计方法，仓巍指出，超高性能计算和人工智能芯片对算力的诉求越来越大，传统SoC（System on Chip）走向新型SoC（System of Chiplets）的设计，需要一套与之匹配的完整流程及EDA平台。

  新的EDA平台需要解决芯片在“拆”“连”“封”三个环节的新问题，满足Chiplet在顶层架构、物理实现、分析、验证到最终签核等几大环节的综合需求，包括系统级联接，层次化设计，协同设计环境、多芯片布局布线，片上封装多物理场联合仿真，工艺和封装制程规则约束，标准协议遵从等。其中的挑战主要集中在两方面：

  一是设计平台的挑战。Chiplet作为一个新的领域，它并没有成熟的设计分析解决方案。传统点工具组合所形成的设计流程很难满足产品设计周期（TTM）要求，更无法满足3D堆叠而带来的复杂信号完整性、电源完整性和热仿真等多物理分析的需求。

  芯和半导体的 “2.5D/3DIC Chiplet先进封装设计分析全流程”EDA平台，是业界首个用于3DIC多芯片系统设计分析的统一平台，为用户构建了一个完全集成、性能卓著且易于使用的环境，提供了从开发、设计、验证、信号完整性仿真、电源完整性仿真到最终签核的Chiplet全流程解决方案。其中一站式多物理场EDA仿真分析平台，已帮助众多用户快速准确解决Chiplet设计的信号完整性、电源完整性、电磁干扰、热和应力等多物理场问题，全面支持2.5D Interposer, 3DIC和Chiplet设计，加速新型SoC产品的开发与优化迭代。

  二是互联互通接口标准的挑战。由于缺少统一的接口标准，不同工艺、功能和材质的裸芯片之间没有统一的通信接口，限制了不同芯粒之间的互联互通。因此，统一的接口标准对于先进封装，尤其是Chiplet的发展和生态系统的构建至关重要。从全球角度看，UCIe联盟正在打造一个全新的Chiplet互联和开放标准。

  芯和半导体是首家入选UCIe联盟的国产EDA，通过积极参与UCIe全球通用芯片互联标准的制定与推进，并结合中国市场的应用特点，芯和不断优化其“2.5D/3DIC Chiplet先进封装设计分析全流程”EDA平台，帮助国内企业始终与国际上最先进的Chiplet技术和应用保持同步，为推动中国半导体产业异构集成技术的发展及应用做出积极贡献。

软件助力汽车迭代和高质量制造

  EDA行业的变化不仅源于AI和云平台的引入、先进封装改变芯片设计规模，应用领域也对EDA提出新的要求，汽车电子是其中之一。

  汽车产业处于智能化的下半场，主机厂与其产业配套供应商已经意识到，产品的功能和体验不仅仅依靠软件定义来实现，同时更加需要芯片定义的支持，才能在满足性能和安全性的同时，给用户提供具有更高性价比的方案与产品。

1、让新车不再用“旧”芯片

  在整车架构趋同、功能同质化严重的智能汽车时代，从“芯”构建生态，给车主带来更加个性化的场景体验，就需要更智能化的算法和超性价比系统方案。

  谢仲辉指出，一款车型的SOP大概需要36~48个月，芯片的开发周期也需要24~36个月。9成以上的在售新车型，都在用上一代芯片。让新车不再用“旧”芯片是芯华章仿真车方案希望赋能行业解决的核心问题。

  在芯华章的仿真车解决方案中，借助自主研发的国内首台超百亿门硬件仿真系统HuaEmu E1：

• 用户能够针对不同的应用场景，来预判车辆在实际使用过程中出现的风险；
• 实现软硬件的开发解耦和前置，帮助主机厂缩短研发周期；
• 降低学习门槛，丰富开发工具的同时优化硬件设计；
• 更快进阶到个性化定义EEA系统，缩短产品上市时间，在激烈的市场竞争中赢得先机。

2、早期识别风险，NPI保障汽车电子高质量制造

  汽车行业正经历巨大的变革，从传统燃油汽车走向了电动汽车、智能汽车，相应的有大量的汽车电子产品应运而生，娱乐系统、BMS、导航、变速等，而汽车运行过程中的颠簸震动、高温高湿等运行环境，对可靠性要求更高。

  目前汽车电子企业关注更多的是设计与制造的质量保证，如何杜绝质量风险，前期预防、后期杜绝，需要用各种软件支持全流程，NPI软件可以有效满足要求。同时汽车电子是个性化的产品，生产中变化多，要求快速适应，NPI软件也可以在效率上保证生产。正如以上提到的汽车电子的特点，NPI软件需要适应市场的变化，为快速反应到高质量提升做贡献。

  Jason强调，当前国家和企业从高速发展向创新发展转变，必然面临各种挑战，但“高质量发展”这一基本要求是不变的，需要企业在已有的基础上创新，同时又能避免以往的错误，这正是工业软件的应用价值，通过经验积累，数字化转变，智能化继承和发展，将软件定义制造变成现实。

  望友科技一直深耕于工业软件领域，实现超越，走在了行业前列。望友科技正是基于软件定义制造的理念，从NPI软件起源，不断推进高质量设计到制造，目前望友科技也正在联合电子产业联盟进行了多届“望友杯”PCBA设计大赛，希望能在行业中，掀起“高质量”设计的热潮，从设计源头抓起，让设计和制造好产品成为常态，为行业贡献出一份望友科技的力量。

  NPI不仅适用于汽车电子，对于更加广泛的、具有多品种、小批量生产的电子产品，生产过程需要频繁的新产品导入（NPI），如果不加以优化，流程可能耗时、降低生产效率。

  数字化方案可有效改善流程、提升效率，望友科技蔡强（Jason）表示，NPI软件在电子产品设计制造不同阶段有不同的目的和要求，在开发测试阶段为了实现软硬件的功能验证，需要试制原型机和改版机完成产品定型；在小批量生产阶段是为了验证产品重复生产能力和产品稳定性，设定不同生产参数；在规模量产阶段是为了保证稳定的产能和质量，同时对应升级市场反馈做生产调整。

  但往往在实际工作中，问题不能在早期发现或者重复出现，使得各阶段目标无法按时按质完成，即使量产依旧出现问题，甚至失败。

  望友NPI软件可以在早期识别风险，在各阶段生产准备中规避风险，帮助客户在产品试制、小批量生产、量产的不同阶段实现自动化、精益化、数字化。

  现阶段生产制造的环境发生了变化，要求响应快、不出错、可追溯，将人对质量的影响降到最低，提出了柔性智造、精益制造、智能制造，其实都是在提数字化变革促进制造转型，软件定义制造。

  NPI/DFM可制造性分析软件将可制造性、可测试性、可靠性、安全性、灵活性等因素，用数字化方式发现和管控，大幅降低设计及制造时间、成本，在设计阶段对焊盘图形库、器件布局、走线、测试点、丝印等信息进行3D可视化审查，让所见即所得，防止在后期试制甚至量产时才发现问题，导致产线停产、设计返工等耗时耗力、甚至影响上市周期。

• NPI/Stencil数字化钢网设计软件在钢网设计及生产过程中，相较于传统依赖工程师或供应商的个人经验设计，造成经过验证的规范经验知识传承难以传承、甚至丢失，品质稳定性难以保障等问题，智能钢网设计软件可以将企业工艺经验知识学习并存储于“中央开口库”，实现“Know-how”的数字化管理，在过程中进行自我检查修正，发现避免疏漏错误。
• NPI/SMT智能贴片编程软件避免了传统量产贴片编程方式可能的冗长的离线或在线编程时间，过多依赖编程人员经验，手动编辑处理环节太多，在人工校对过程中难免会出现极性错误风险，转变为智能化过程，加速贴片编程过程，可以帮助企业缩短超过70%的编程时间，降低极性错误风险，目前望友SMT贴片编程软件已与90%的贴片设备实现深度合作。
• NPI其他软件诸如CAM365、View等多种工具解决生产一线没有工具或操作复杂无法提升效率等问题，还可以和其他系统进行衔接完成生产系统的升级。

  当前，电子产品更加精密，PCB更多采用高频、高速、多层柔性等设计。Jason表示，电子互联系统的发展在变与不变中前行，设计生产的原理不变，但实际设计和生产过程正在面临各种极限挑战，新的需求层出不穷。

  设计和工艺对性能要求不断增强，从低频到高频，从2G到5G，又有多层板、柔性板，电子设计越来越小型化、个性化、复杂化，使得生产也需要柔性化、自动化、高密度化。而作为工业软件EDA中的NPI软件需要在框架不变的前提下，适应各种复杂的设计，比如微小间距设计，能在多种设计共存的环境下依旧满足各阶段需求等。同时也要考虑设计、工艺、生产的协同操作，让企业在持续发展中始终保持竞争优势。

EDA抗周期能力强，未来可期

  电子系统设计联盟（ESD Alliance）的报告显示，EDA行业在2023年第一季度继续实现两位数的增长，所有产品类别和地理区域均有所增长。谢仲辉认为，EDA行业的抗周期能力比较强，随着大系统芯片、数字芯片的发展，未来EDA仍将保持不错的增长势头。

  首先，过去几十年，在PC和家电主导需求和应用的时代，芯片行业呈现出高周期性，每当操作系统更新或者新一代芯片出现换代，就会刺激新的需求，之前的周期一般是每4-5年一次。但过去8、9年，全球芯片需求持续成长，这与数字经济蓬勃发展、移动通讯技术、AI、数据中心等高速发展有关。

  其次，也会出现新的增量市场。比如智能手机市场遇到增长挑战，但包括智能网联汽车、高性能算力芯片（ChatGPT、AI的出现）、苹果Vision Pro带来的空间计算等潜在的新型应用的芯片需求也在不断增长。

  再者，若回顾芯片的需求跟EDA行业的关系，如果看美国EDA公司Synopsys、Cadence过去的成长，即便过去芯片产业起起伏伏那么多年，但他们业绩并未受到太大的波动和影响。即便芯片市场低潮，有库存高企的时候，但新的领域的芯片设计项目也需要使用新的EDA技术，尤其是需要创新功能、创新技术时，购买需求会更多。

  EDA在芯片设计行业，就像家里的电、水等这类基础设施一样，芯片设计对EDA的需求一直不会变，只要项目越多，EDA工具需求就越多。即便芯片设计公司开新项目的时候更谨慎，但他们必然需要EDA。此外，EDA的商业模式也比较稳健可持续，需要在研发项目中长期使用。

  最后是供应链关系。现在芯片成为了一个战略性产业，包括中国、北美、欧洲、日本都开始在供应链安全考虑下进行投入与建设。这种新项目一旦投入，就会产生产业链的生态效益，这对于EDA未来发展也有比较大的关键促进作用。