5 月 9 日，Cadence 数字和定制/模拟设计流程已通过 TSMC N3E 和 N2 先进工艺的设计规则手册（DRM）认证。

  Cadence 和TSMC两家公司还发布了相应的 N3E 和 N2 制程设计套件（PDK），以加快在上述节点的移动、人工智能和超大规模计算的 IC 设计创新。

  客户已开始积极使用这些新的工艺节点和经过认证的 Cadence® 流程来实现功率、性能和面积（PPA）目标，简化模拟迁移过程，并缩短上市时间。