Xilinx FPGA MIPI 接口简单说明

来源: 比特波特 2021-06-26 08:34:00

讲一讲Xilinx家的MIPI方案。这里以普通7系列作为讨论的对象, X家高端的KU+/MPSOC+有已经可以直接支持MIPI接口的IO了。

由于MIPI信号的比较特别,在设计之初应该充分考虑了低功耗,所以MIPI原生的信号电平支持HS和LP模式,工作于不同的电平标准:

从图中可以 清楚的看到,MIPI电气信号存在同时存在2个电平模式,如果接到FPGA的引脚上,很明显FPGA是无法支持的。

同时,HS模式的电平标准FPGA也是不支持的。所以,Xilinx家给出了2种方案,实现MIPI信号电平的转换,这个在文档XAPP894中有详细的介绍,下面只给出MIPI DPHY Rx部分

1电阻网络

在MIPI线速率较高的情况下,不建议使用该方式。

2外部芯片 MC20901

在用于接收摄像头时,只需要用到MC20901即可

关于MIPI的调试

MIPI的调试前提是你正确的完成了sensor的配置,建议从网上或者FAE那里获取一组已经验证过的配置来驱动sensor。这样接下来调试的重心就可以放到MIPI部分。(补充说一句,高中生物我印象最深的一个概念就是:做实验要进行变量控制,满足单一变量的重复对比试验才能说明问提。然而工作中,很多时候出了问提定位都是胡乱猜)

由于使用的四Xilinx的MIPI RX Subsystem IP解决方案,所以用户能配置的部分其实并不多。但是这个Subsystem内部其实是2个IP构成,一个是MIPI-DPHY,另外一个是MIPI-CSI2接口,然后两个IP之间采用PPI接口互联。

MIPI DPHY通过接收比特流数据,然后根据帧格式,恢复出packet。协议中对packet进行了ECC校验,具备一定的识别和纠正错误的能力。但是如果信号质量不好,出现的错误较多,则会出现不可恢复的错误,在图像上显示的就是时许不对导致的飞线,甚至花屏。

在综合完成以后,打开综合后的原理图,进入MIPI DPHY部分,对物理层后缀为err的信号进行mark_debug,然后保存到xdc文件中用于后期的调试

从图中可以看到xilinx 的MIPI IP PPI接口中 errorths信号拉高,说明存在行丢失的情况,出现该情况,如果物理层错误信号不断,再检查完FPGA工程本身没问题,则可以从硬件方面考虑是否存在问题。

本文转自博客园:

本文内容仅代表作者观点,不代表平台观点。

如有任何异议,欢迎联系我们。

- END -

NOW

专题

查看更多
机器人

企业 | 累计近10亿元!清华系具身创企连续完成两轮融资

灵巧手 | 市场全景扫描,谁将领跑全球量产革命?

灵巧手 | 国内外主控芯片方案深度解析

低空飞行器

市场 | 从白皮书数据看北斗规模化应用发展前景

技术 | “低空经济” 崛起,2025无人机市场暗藏哪些潜力趋势?

应用 | 从地面到太空:Qorvo卫星通信如何串联低空经济?

IC品牌故事

IC 品牌故事 | 三次易主,安世半导体的跨国迁徙

IC 品牌故事 | 开放合作+特色深耕,华虹的突围之路

IC 品牌故事 | Wolfspeed:从LED到SiC,被中国厂商围追堵截的巨头

0
收藏
0