TSV（矽穿孔）技术在 3D IC 中，可谓扮演相当吃重的角色，由于摩尔定律的关系，半导体制程的不断突破，晶片业者不断提升电晶体密度，同时又面临晶片尺寸极为有限的情况下，水平面积毕竟还是有其极限，所以半导体业者们才从垂直方向下手，以整合更多的电晶体，进一步提升晶片整体效能。
 

Veeco 属于半导体沉积与蚀刻设备供应商，在该设备市场中，属于领导角色，有鉴于市场中诸多半导体业者陆续将 TSV 投入量产，如先前为人所熟知的 Xilinx（赛灵思）、美光、海力士与三星等，都是明显的例子。Veeco PSP 技术长 Laura Rothman Mauer 指出，TSV 虽然能陆续量产，有助于半导体整体市场的发展，但是，目前 TSV 量产成本过高仍是不争的事实，有鉴于此，Veeco 尝试从设备端下手，希望能为客户降低量产的单位成本，进一步为 TSV 能被更多领域所使用。

 

Veeco PSP 技术长 Laura Rothman Mauer

 

Laura Rothman Mauer 进一步谈到，Veeco 所采取的作法，仅是针对 TSV 整体生产流程中的薄化与露出流程，加以强化，将过去传统的 CMP（化学机械研磨）、电浆蚀刻设备、矽厚度量测与清洗工具等四道制程，整合在单一设备上，与此同时，也取代传统的 CMP 作法。

此一设备主要是采用湿式蚀刻制程，Veeco 也是目前产业界第一家推出该技术的设备业者。采用湿式蚀刻制程，可以让晶圆表面更加光滑与清除磨痕，矽厚度的轮廓也能均匀展现，而在显影剂的使用上，也采用全新的 SACHEM Reveal Etch，以让 TSV 的显露能更均匀，也不会对衬底氧化层或是含金属通孔造成破坏。

回到前面所谈到的降低单位成本，Laura Rothman Mauer 引述第三方机构，SavanSys 的资料指出，采用传统的基准干蚀刻（包含 CMP）与 Veeco 的湿式蚀刻制程，两者在良率上几乎没有差异，但在成本方面，以单片晶圆计算，前者约为美金 68.5 元，后者则为 61.84 元。她也强调，尽管湿式蚀刻整合既有的四道制程与设备，但前后的设备整合仍然不会有问题。

至于目前在市场上，是否还有其他竞争对手环伺？Laura Rothman Mauer 目前 Veeco 在湿式蚀刻制程仍是居于领头羊的地位，但她也表示，先前 Lam Search 先前发表过关于湿式蚀刻的论文，所以也不排除未来有机会推出机台设备到市场上。